Cour Électronique Numérique

Faculté des sciences -Agadir
Département de physique
Cours d’électronique numérique
Chapitre1: Systèmes de numération et codage
Capsule1
préparé par:
Pr. E. Aassif
Année universitaire : 2020-2021
1
Systèmes de numération
Objectifs du chapitre:
- Apprendre à quoi correspond un système de
numération,
- Apprendre à compter dans n’importe quelle base B,
- Convertir un nombre N d’une Base B1 vers une base B2,
- Représenter des nombres binaires signés et des
nombres fractionnaires dans la base binaire,
- Comprendre la notion de code( code détecteur
d’erreurs lors d’une transmission de données),
- Comprendre le principe de la numérisation de
l’information,
- Comprendre l’intérêt de la numérisation de
l’information.
2
1.Introduction:
- La numération désigne le mode de représentation des nombres.
- Pour compter, la plupart des civilisations ont adopté le système décimal (base
10). Cela est dû au fait qu'il a toujours été naturel de compter sur ses doigts.
- Dans les domaines de l'électronique et de l'informatique , on utilise la base
binaire (Base 2). On représente tous les nombres en utilisant les deux chiffres 0
et 1. On fait appel au système binaire car les systèmes numériques (ordinateur)
ont souvent deux états stables:
* Un interrupteur est ouvert ou fermé,
* Une diode est allumée ou éteinte,
* Une tension est présente ou absente,
* etc.
Par exemple, la présence d'une tension sera représentée par " 1 " et son absence
par "0 ".
- L’utilisation de la base Hexadécimale est très développée en informatique, car
plus compacte que le binaire et plus facile à écrire. Elle est utilisée pour
l’affichage du contenu d’une zone mémoire d’un ordinateur. Chaque chiffre
hexadécimal correspond exactement à quatre chiffres binaires (ou bits), rendant
les conversions très simples et fournissant une écriture plus compacte.
L'hexadécimal a été utilisé la première fois en 1956 par les ingénieurs de
l‘ordinateur Bendix G-15. 3
2. Système de numération: On utilise les " systèmes
de numération" pour compter des objets et les
représenter par des nombres.
La définition d’un système de numération repose sur
3 notions:
- la base B du système,
- Les digits, chiffres ou caractères du système,
- Le poids du chiffre selon son rang.
4
3- la base: La "base B" d’un système de numération est
le nombre de caractères (chiffres) différents qu’utilise ce
système pour représenter les nombres.
- Le système décimal (base 10): il se compose de 10
chiffres qui sont: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.
- Le système binaire (base 2) qui utilise 2 chiffres qui
sont : 0 et 1.
- Le système octal (base 8). Il utilise les chiffres suivants:
0, 1, 2, 3, 4, 5, 6 et 7.
- Le système hexadécimal (base 16). Il se compose des
chiffres : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
Lorsqu’on est amené à manipuler des nombres dans
des bases différentes, il convient de préciser cette base
afin d’éviter les confusions.
5
4-Ecriture d'un nombre N dans la base B :
Le nombre N dans la base B peut s’écrire:
(𝑵)𝐵 = 𝑎3 𝑎2 𝑎1 𝑎0 sur 4 chiffres.
La forme polynomiale de N est :
3
(𝑵)𝐵 = ෍ 𝑎𝑖 𝐵𝑖 = 𝑎0 𝐵0 + 𝑎1 𝐵1 + 𝑎2 𝐵2 + 𝑎3 𝐵3
𝑖=0
Le poids du chiffre 𝑎𝑖 est 𝐵𝑖
5- Système décimal: Dans la base 10, il y a dix chiffres qui sont :
0,1,2,3,4,5,6,7,8,9.
Le nombre N=1453 dans la base 10, se met sous la forme:
(1453)10 = 3𝑥100 + 5𝑥101 + 4𝑥102 + 1𝑥103
B=10;
Poids:
- du premier digit est 100 =1 (Unité)
- du deuxième digit est 101 =10 (Dizaine)
- du troisième digit est 102=100 (Centaine)
- du quatrième digit est 103 =1000 (Milliers) 6
6. Système Binaire: Dans ce système, la base B vaut
2, et il y a donc 2 digits 0 et 1 appelés dans ce cas "
BIT" (Binary digIT). Par exemple, le nombre 1011
exprimé en binaire signifie:
7. Système octal:
Dans ce système, la base B vaut 8 et il y a 8 chiffres:
0,1,2,3,4,5,6 et 7.
Par exemple: le nombre 275 exprimé en octal:
7
8. Système hexadécimal:
Dans ce système, la base B vaut 16 et il y a 16
chiffres: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E et F. Les dix
premiers digits de 0 à 9 sont les chiffres du système
décimal et les digits de 10 à 15 sont les premières
lettres majuscules de l'alphabet.
Exemple: le nombre BAC exprimé en hexadécimal:
8
9
Capsule2
préparé par:
Pr. E. Aassif
10
9. Changement de base:
a. conversion octal → binaire et binaire → octal
On peut remarquer que: 𝟖 = 𝟐𝟑 ;
On peut donc faire correspondre à chaque digit d'un
nombre exprimé en octal un ensemble de 3 bits du
même nombre exprimé en binaire. Par exemple:
(763)8 = (111)(110)(011) =(111110011)2
La conversion inverse, binaire → octal, se fait de la
même façon, en décomposant le nombre binaire par
ensembles de 3 bits à partir de la droite.
Par exemple: (10111011101)2=(2735)8
11
b. conversion hexadécimal → binaire et binaire →
hexadécimal
De la même manière, on peut remarquer que: 16 = 24
On fera donc correspondre à chaque digit d'un
nombre hexadécimal 4 bits du nombre binaire
correspondant.
Par exemple : (A28)16=(101000101000)2
La conversion inverse: binairehexadécimal, se fait
en décomposant le nombre binaire par ensembles
de 4 bits à partir de la droite.
12
Par exemple:
(101110011101001)2 = ( 0101)(1100)(1110)(1001) =(5CE9)16
L'expression hexadécimale d'un nombre binaire est très
utilisée pour interpréter des résultats fournis par un
"microprocesseur".
c. conversion décimal → binaire , décimal → octal, ou
décimal → hexadécimal:
La conversion de l'expression décimale d'un nombre en son
expression binaire, octale ou hexadécimale repose sur la
recherche des multiples des puissances successives de la base
(2,8 ou 16 selon le cas) que contient ce nombre. La méthode
pratique consiste à effectuer des divisions successives: du
nombre par la base, puis du quotient obtenu par la base, puis
du nouveau quotient par la base,… jusqu'à ce que le quotient
devienne nul. L'expression cherchée est constituée par
l'ensemble des restes successifs des divisions, lu à l'envers.
13
la même méthode serait applicable pour les conversions :

- décimal → octal (des divisions successives par 8)
- décimal → hexadécimal(des divisions successives par
16).
14
d. conversion d'une base X vers une base Y
si 𝑋 = 𝐵𝑚 et 𝑌 = 𝐵𝑛
Alors convertir le nombre de la base X (𝐵𝑚 ) vers B
puis de la base B vers la base Y (𝐵𝑛 )
Sinon Convertir de la base X vers la base 10 puis de
la base 10 vers la base Y :
15
10-Représentation d'un négatif en Complément à 2:
Pour représenter un nombre binaire en nombre positif
ou négatif, on utilise le bit le plus à gauche pour indiquer
le signe:
- Si l'état de ce bit = 0 alors le nombre est positif,
- Si l'état de ce bit = 1 alors le nombre est négatif.
* Complément à 1 (Complément restreint ou NOT):
Le complément à 1 d’un nombre binaire consiste à
change les "1 " en " 0 " et les " 0 " en " 1". On le note:
CR(N).
Si (N)= 10011010 alors CR(N)= 01100101
On a aussi Not 10011010 = 01100101
16
* Complément à 2 (ou Complément Vrai):
Le complément à 2 de N est noté: CV(N).
Le calcul du complément à 2 de N se calcule par:
CV(N)=CR(N)+1
Cette relation est à rapprocher de :
Avec : -N est le complément à 2 de N.

On note que : CV(CV(N)=N
17
Capsule3
préparé par:
Pr. E. Aassif
18
Codage
11- Codage de l’information:
Pour la transmission de l’information sous forme
numérique, il est nécessaire de la coder. Il y a
différents types de codes. Les plus utilisés sont:
- le code binaire naturel,
- le code GRAY (binaire réfléchi),
- le code DCB,
- le code p parmi n,
- le code ASCII,
- etc.
19
Codage
Le tableau suivant donne le code binaire naturel et
le code binaire réfléchi sur 4 bits:
20
Codage
*Incovénient du code binaire naturel:
Quand on passe d’un nombre binaire (N)2 à (N+1)2,
plusieurs bits peuvent changer de valeur.
Par exemple : 0111  1000
*Avantage du code binaire réfléchi(GRAY):
Quand on passe d’un nombre à son successeur, un
seul bit change de valeur.
Par exemple : 0111  0101
21
Codage
Passage du code BN au code GRAY:
Relation générale:
Passage du code BR au code BN:

Relation générale:
22
Codage
• Décimal Codé Binaire(DCB):
Pour un nombre entier N exprimé en base 10 soit
(N)10, le code DCB s’obtient en codant en binaire
naturel chaque chiffre de N sur 4 bits.
Exemples:
(3426)10=(0011 0100 0010 0110)DCB
(791)10= (0111 1001 0001)DCB
23
Codage
• Code p parmi n:
Dans ce type de codage, il y a n bits au total dont p
sont à 1 et (n-p) sont à 0. C’est un codage que l’on
utilise pour la détection des erreurs lors de la
transmission de l’information.
24
Codage
Exemple: on considère le code: 2 parmi 5 (p=2 et
n=5)
25
Faculté des sciences
Département de physique - Agadir

Chapitre 2:
Algèbre de Boole et représentations des fonctions
logiques
Préparé par: Pr. E.Aassif
Année Universitaire : 2020-2021

Algèbre de Boole et fonctions logiques
1-Propriétés
L’algèbre de Boole est définie sur l'ensemble E2
constitué des éléments {0,1}.
Il existe trois opérations de base:
- La complémentation (ou négation ou Non logique),
- L’union, encore appelée " OU logique ", et qui est
notée +,
- L’intersection, encore appelée "ET logique", et qui
est notée . (point).
Table de la négation (Non logique ou NOT)
Table: "Ou logique" Table: "ET logique"

2-Règles de l’algèbre de Boole:
Les propriétés suivantes sont intéressantes:
3-Variable logique:
Une variable logique peut prendre 2 états (Allumé
ou éteint, ouvert ou fermé, 0 ou 1). Dans ce cours
une variable logique prendra ses valeurs dans { 0,1}.
4-Fonction logique:
-Une fonction logique est donc une fonction de
variables logiques.
-Une fonction logique prend ses valeurs dans {0,1}.
Exemple de fonction logique:
-
5- Portes logiques de base
6)Portes logiques usuelles:
Ces portes sont :
-La porte NAND,
-La porte NOR.
Ces portes sont aussi appelées portes universelles.

7) Représentation d’une fonction logique:
Une fonction logique peut être représentée par:
- Une expression algébrique,
- Une table de vérité,
- Un tableau de karnaugh,
- Un logigramme.
7.1- Représentation algébrique
Une fonction logique peut se mettre sous 2 formes:
- SDP: () (somme de produits)
- PDS: () ( produit de sommes)
Exemples:
𝑓1 = 𝑎𝑏 𝑐ҧ + 𝑎𝑏 ത + 𝑎𝑏𝑐
ത 𝑐ҧ + 𝑎𝑏𝑐
f1 est écrite sous forme de somme de produits(SDP).
𝑓1 = 𝑎𝑏 𝑐ҧ + 𝑎𝑏 ത + 𝑎𝑏𝑐
ത 𝑐ҧ + 𝑎𝑏𝑐
Mintermes
𝑓2 = 𝑎 + 𝑏 + 𝑐ҧ . 𝑎ത + 𝑏 + 𝑐ҧ . 𝑎 + 𝑏ത + 𝑐 . (𝑎 + 𝑏 + 𝑐)
f2 est écrite sous forme de produit de sommes de
(PDS).
𝑓2 = 𝑎 + 𝑏 + 𝑐ҧ . 𝑎ത + 𝑏 + 𝑐ҧ . 𝑎 + 𝑏ത + 𝑐 . (𝑎 + 𝑏 + 𝑐)
Maxtermes
7.2- Représentation par la table de vérité:
D’après la table de vérité, on obtient l’expression de

ത 𝑎b
la sortie : 𝑆 = 𝑎ത 𝑏c+ ҧ 𝑏ത 𝑐+abc
ത 𝑐+a ҧ
7.3- Représentation par logigramme:
C’est un méthode graphique qui se base sur
l’utilisation des représentations graphiques des
différentes portes logiques (NAND, NOR, NOT).
Par exemple, pour la fonction f:
ത + 𝑎𝑏ത
𝑓 = 𝑎𝑏
On a le logigramme suivant:
7.4- Représentation par le tableau de Karnaugh
Le tableau de karnaugh est utilisé comme moyen
pour simplifier les expressions logiques.
Dans un tableau de karnaugh, on peut regrouper les
cases par 2, 4, 8, …, 2𝑛 . Dans un regroupement, la
variable qui change de valeur sera éliminée et on
obtient une expression réduite.
Remarque: Qu’appelle-t-on termes adjacents?
Soient 2 termes : A=a3a2a1a0 et B=b3b2b1b0
A et B sont dits adjacents lorsque la valeur d’un seul
chiffre de même range change de valeur lorsque on
passe de A à B.
Exemple: A=1001 et B=1101 sont adjacents
A=1101 et B=1011 ne sont pas adjacents.
* Tableau de Karnaugh à 2 variables:
*Tableau de kargnauh à 3 variables:
*Tableau de kargnauh à 4 variables:
*Exemples de regroupement de cases adjacentes:
• Forme canonique d’une expression logique:
La forme d’une fonction est dite canonique si et
seulement si chaque terme de la fonction contient
toutes les variables de la fonction.
Exemple de fonction canonique:
𝑓 𝑥, 𝑦, 𝑧 = 𝑥𝑦𝑧ҧ + 𝑥ҧ 𝑦𝑧
ത + 𝑥𝑦𝑧
f(x,y,z) est une forme canonique
𝑔 𝑥, 𝑦, 𝑧 = 𝑥𝑦 + 𝑦𝑧ҧ + 𝑥𝑦𝑧
g(x,y,z) n’est pas une forme canonique
*Forme décimale d’une fonction logique:
Soit la fonction f donnée par:
𝑓 = 𝑎𝑏ത 𝑐ҧ + a𝑏𝑐
ത + 𝑎𝑏𝑐
ത + 𝑎𝑏𝑐
On peut écrire f sous la forme:
𝑓 = ෍(3,4,5,7)
Cette expression est appelée: forme décimale (ou

numérique).
*Forme décimale d’une fonction logique:
Soit la fonction f donnée par:
𝑓 = 𝑎𝑏ത 𝑐ҧ + a𝑏𝑐
ത + 𝑎𝑏𝑐
ത + 𝑎𝑏𝑐
On peut écrire f sous la forme:
𝑓 = ෍(3,4,5,7)
Cette expression est appelée: forme décimale (ou

numérique).
Exemples:
1) Soit la fonction f définie par :
𝑓 𝑎, 𝑏, 𝑐 = 𝑎𝑏 ത + 𝑎𝑏𝑐
ത 𝑐ҧ + 𝑎ത 𝑏𝑐 ത
ത + 𝑎𝑏𝑐
0 1 0 0 01 0 11 101
La forme décimale de la fonction f est :
𝑓 𝑎, 𝑏, 𝑐 =(1, 2, 3, 5)
Simplifier cette fonction en utilisant le tableau de karnaugh:
ത + 𝑎𝑏
𝑓 = 𝑏𝑐 ത
Le logigramme de f est :
Logigramme de la fonction f
2) Soit la fonction f définie par :
𝑓 𝑎, 𝑏, 𝑐, 𝑑 = 𝑎ത 𝑏ത 𝑐𝑑 ത + 𝑎𝑏
ҧ + 𝑎ത 𝑏𝑐𝑑 ҧ ҧ + 𝑎𝑏
ത 𝑐𝑑 ത 𝑐𝑑
ҧ + 𝑎𝑏𝑐𝑑
ത
La forme décimale de la fonction f est :
𝑓 𝑎, 𝑏, 𝑐, 𝑑 =(1, 3, 4, 5, 7)
Simplifier la fonction f par le tableau de Karnaugh:
La fonction f simplifiée est:

𝑓 = 𝑎𝑑
ത + 𝑎𝑏 ത 𝑐ҧ
Faculte des sciences
Departement de physique
Cours d’electronique numérique

Chapitre: Circuits combinatoires
Section : SMI3
Capsule 1
Prépare par : Pr. E. Aassif

Année Universitaire: 2020-2021
Circuits combinatoires
1-Introduction:
Un circuit combinatoire est un circuit dont les
valeurs des sorties dependent uniquement de la
combinaison des éetats d’entrées a l’instant de
observation. Ce sont des circuits invariants dans le
temps.
Eo So
Ey Circuit Si
Et combinatoire
S m-1
Schéma Bloc
La sortie Syest donnée par:

Sj — filFo, E4, mony En-1)
2- Circuit codeur (Encodeur):
Un codeur est un circuit quia M = 2" entrées et N
sorties (M>N).Dans le cas d’un codeur, une seule
entrée est active a la fois.
So
$1
DEUR
S2
*
CO
Sy-1
Schéma bloc d’un codeur

3-Circuit décodeur:
C’est un circuit qui fait le travail inverse du codeur. Ila N
entrées et M sorties tel que: M = 2"(M < 2%).
ll est a signaler que seule une ligne de sortie est active a
la fois. Le schema bloc d’un décodeur est le suivant:
Eo or So
E, = $1
E> A S2
* © s
* WW e
* Lu e
Ri a Sha
Schema bloc du décodeur

4-Transcodeur (Convertisseur):
C’est un circuit qui a p entrées et K sorties. Il permet
de convertir un nombre écrit dans le code C1 en son
equivalent écrit dans le code C2. Voici le schema
bloc d’un transcodeur:
Eo So
TRANSCODEUR
Ey $1
E2 S2
E p-l
Sk-1
Schéma bloc du transcodeur

Exemples de transcodeurs:
* Code binaire naturel (C1)—- Code GRAY (C2)
* Code DCB (C1) -Code affichage 7 segments(C2)
CC
=a
—h
Ce
aq
ms
o
o
d
Afficheur 7 segments
5-Multiplexeur( MUX):
C’est un circuit quia 2” entrées, N entrées d’adresse (ou
sélection) et une seule sortie S. Le multiplexeur assure
l'aiguillage de l’une de ses entrées vers la sortie S en
tenant compte des entrees d’adressage.
E, —
FE,
T
|
E,; ——
rf
ai ao
Schema d’un multiplexeur4 vers 1

Role du multiplexeur:
Le multiplexage consiste a envoyer sur une méme
ligne de transmission des informations provenant de
sources différentes.
S=Eo si ao=0 et a1=0
S=E1 si ao=1 et a1=0
S=E2 si ao=0 et ai=1
S=E3 si ao=1 et a1=1
Ces relations peuvent étre rassemblées dans une
table de verite:
al a0 S
0 0 EO
0 1 E1
1 0 E2
1 1 E3
D’apres cette table de veritée, la sortie est donnée

par: __ _ _
S=a1aoEo » aiaoE, + @1aoE2 + a1a0E3
Le logigramme de ce multiplexeur est:
Schema d’un exemple de réalisation d’un MUX 4 vers1

Faculte des sciences
Departement de physique
Cours d’electronique numérique

Chapitre: Circuits combinatoires
Section : SMI3
Capsule 2
Prépare par : Pr. E. Aassif

Année Universitaire: 2020-2021
6-Démultiplexeur(DEMUX):
Le démultiplexeur possede une seule entree, m
entrées de sélection et N sorties (V = 2”). Une
adresse codée sur m entrées permet de determiner
vers quelle sortie Si sera dirigée la donnée presente
sur l'entree E.
+—— SO
+—— S2
+H—— $3
Schéma bloc du démultiplexeur 134

On va décrire le démultiplexeur 134.
Ce démultiplexeur dispose de :
* 1 entrée de donnée E
* A sorties So, $1, $2 et S3
¢ 2 entrées d’adresse ao et a1
Role du démultiplexeur : Le démultiplexage sert a répartir
sur plusieurs lignes (sorties) des informations qui arrivent en
série sur une méme ligne (entrée).
SO=E si a0=0 et ai=0
S1=E si a0=1 et ai=0
S2=E si a0=0 et a1=1
S3=E si a0=1 et al=1
ai ao S0 $1 $2 $3
0 0 E 0 0 0
0 1 0 E 0 0
1 0 0 0 E 0
1 1 0 0 0 E
x x 0 0 0 0
D’apres cette table de verite, on obtient les relations

de sorties d’un démultiplexeur:
SO =a:1a0E
S1=a:1a0E
S2= aiaoE
S3=a1ao0E
Le logigramme du démultiplexeur 1 4:
| |
| |_
ct one
! [ | pe S1
| | ye S3
|
|
| A IA !
Io RL Lik — |
al ad
Schema du demultiplexeur 1—>4

7- Demi-additionneur:
Un demi-additionneur admet deux entrées aetb et
deux sorties S (Somme) et R(Retenue).
Le schéma bloc:
a —_—)
1/2 add
b _. R
Figure 2
La table de vérité est : ajyb ;s17R
}O
-O{0 {0 |
}O | 1 }1 jo |
2 {O }1 Jo |
1}1ijoj1|
Les expressions des sorties sont S=a#b et R=a.b
Le circuit est:
a
T Ss
Schéma d’un demi-additionneur

8- Additionneur complet:
Vadditionneur complet possede 3 entrées et 2
sorties. Il tient compte de la retenue de I’addition
des deux bits precedents.
a 5
b Xe
Ris Ri
Schema bloc d’un additionneur complet

La table de verite de l’additionneur complet est:
Les expressions des sorties sont:
S= a@berR i-1
et
R. = (a® b).R., +a.b
Le circuit d’un additionneur complet est le suivant :
4 a A )>
tay, ‘
LJ
Schema de l’additionneur complet
9- Demi-soustracteur:
Le schéma bloc d’un demi-soustracteur est:
a D (Différence)
1/2 Soustract.
b R (Retenue)
Sa table de veérite est: alb JD IR

(O7010 }|0-
Of}
]i ji
170
{1 jo.
D=aAQb et R=a.b
10- Soustracteur complet:
Le schema bloc du soustracteur complet est:
Soustracteur
Complet
Ris
Sa table de vérité est:
Les expressions des sorties sont:

D=a@be@R,.,
Et R= (a® b).R,..+a.b
Le logigramme du soustracteur complet est:
Ria ) > D
Schema d’un soustracteur complet

11-Le comparateur:
a) Le comparateur de deux nombres de 1 bit chacun.
Le comparateur sert a comparer deux nombres A=ao et B=bo:
* Si A=B alors la sortie E=1 (Egalité),
* Si A<B alors la sortie l=1 (Inférieur),
* Si A>B alors la sortie S=1 (Supérieur)
ao E
Comparateur 1bit |
bo S
a0] l $
Table de vérité: Oo; o]yrejym
rlo};Rjolg
0 0
Bele io]o
0
pay
oS
Les expressions des 3 sorties d’un comparateur sont:
E= dao © bo. I = dp by. S =p bo .
Le schéma du comparateur est :

ao bo

Section : SMI3
Cours complémentaire sur les multiplexeurs
Préparé par : E.Aassif

Complément de cours sur les multiplexeurs
1- Schéma d’un multiplexeur:
On peut représenter le schéma d’un multiplexeur
de deux façons qui sont:
Figure 1: Schéma d’un multiplexeur 41

2- Comment on peut réaliser une fonction logique
à l’aide d’un multiplexeur?
Par exemple, pour réaliser une fonction logique à n
variables, on doit utiliser un multiplexeur qui a n-1
entrées d’adresses. Pour illustrer cette procédure,
on va faire un exemple.
Exemple: Réaliser le circuit qui correspond à la
fonction: s = 𝑓 𝑎, 𝑏, 𝑐 = σ 1,2,6,7 . à l’aide d’un
multiplexeur.
La table de vérité est la suivante:
Le circuit se déduit facilement de la table de vérité.

Ce circuit est le suivant:
Logique séquentielle: Bascules RS et Jk
Section SMI3
Préparé par :
Pr. E. Aassif
Logique séquentielle
1) Définition d’un circuit séquentiel:
Un circuit séquentiel est un circuit dans lequel le
temps intervient dans la définition des sorties.
Un circuit séquentiel peut être représenté de la
manière suivante:
Figure 1: Circuit séquentiel

Logique séquentielle
Par exemple, la sortie Si est une fonction des entrées
actuelles et de certaines sorties précédentes:
Si= f(e0,e1,e2,…,en-1,s0,s1,…,si,…sm-1)
2) Bascule:
Une bascule est un circuit bistable qui peut prendre 2
états logiques "0" ou "1" . L’état de la bascule dépend
des entrées actuelles et des sorties précédentes. C’est un
circuit à mémoire. Une bascule peut être utilisée comme
mémoire élémentaire(mémoriser l’état "0" ou "1" ).
Dans le cas général, un circuit séquentiel peut être
constitué d’une ou plusieurs bascules.
Logique séquentielle: Bascule RS
3) Bascule RS:
Le schéma de la bascule RS peut être réalisé soit par les
portes NOR ou soit par les portes NAND.
Figure 2: Bascule RS avec des portes NOR
Figure 3: Bascule SR avec des portes NAND

Logique séquentielle:Bascule RS
4) Fonctionnement d’une bascule RS:
* Si R=0 et S=0 (Etat mémoire).

Si R=S=0 alors la sortie de la bascule ne change pas de
valeur: c’est l’état mémoire,
* Si R=0 et S=1 alors la sortie est donnée par :
Et la sortie Q est donnée par :
Ici la valeur de la sortie a été remplacée par 0.

* Si R=1 et S=0 alors les valeurs des sorties Q et sont :
et
* Si R=1 et S=1 alors les valeurs des sorties Q et sont :
Q= 0 et =0 ce qui est interdit. Q et ne doivent pas
prendre la même valeur.
Ces 4 étapes peuvent être rassemblées dans la table de
vérité suivante:
(Etat mémoire)
(S=1, Set , Mise à 1)
(R=1, Reset, Mise à 0)
(Interdit)
Remarque: sur la table de vérité, on a écrit: et . Ce sont les valeurs des
sorties de la bascule RS à l’instant n-1 et n.
est la valeur de la sortie à l’instant n-1,
est la valeur de la sortie à l’instant n,
5) Relation entre les entrées R, S , et la sortie :
Pour trouver cette relation, on utilise la table de vérité dans laquelle on considère
comme une entrée.
Table de vérité obtenue à partir du schéma de RS avec les portes NOR,

D’après cette table de vérité, on dresse le tableau de Karnaugh suivant:
D’après ce tableau de Karnaugh, on trouve la relation qui nous donne la valeur de

la sortie de la bascule à l’instant n:
5) Représentation générique d’une bascule RS:

On représente une bascule RS par le schéma suivant:
6) Bascule RS Synchrone ou RSH:
Une bascule RSH est une Bascule RS qui est synchronisée par un signal d’horloge H.
C’est le signal d’horloge H qui assure la prise en compte des entrées R et S. Lorsque
H=0, les valeurs des entrées R et S ne sont pas prises en compte. Il y a mémorisation
de l’état précédent.
6.1) Schéma de la bascule RSH avec des portes NAND:
Bascule RSH avec des portes NAND
D’après ce schéma, lorsque H=0, Les sorties Q et ne changent pas. Si H=1, alors les
sorties Q et peuvent changer en respectant les combinaisons de la table de vérité
de la bascule SR c’est-à dire la bascule avec des portes NAND .
7) Représentation d’une bascule RSH:
La bascule RSH est représentée par:
Sur Certains schémas, on peut trouver le mot CLK (Clock) au lieu de H.

Le signal d’horloge H est de la forme:
Une bascule peut être active sur :

- Le niveau haut (H=1)
- Le niveau bas (H=0),
- Le front montant du signal d’horloge: lorsque le signal d’horloge passe de 0 à
1,
- Le front descendant du signal d’horloge: lorsque le signal d’horloge passe de 1
à 0.
Pour bien comprendre ce que je viens d’écrire, je vais l’illustrer avec des schémas:
En observant le schéma générique d’une bascule , on peut savoir
comment elle est activée par le signal d’horloge:
Logique séquentielle:Bascule JK
8) Bascule JK
La bascule JK est réalisée à partir d’une bascule SR (portes NAND). L’avantage
d’une bascule Jk est qu’elle ne possède pas d’état interdit. Le schéma bloc d’une
bascule Jk peut être représenté de la manière suivante:
Le schéma détaillé d’une bascule Jk est le suivant:

D’après le premier schéma bloc d’une bascule Jk, on peut écrire:
S=J et R=KQ
La table de vérité d’une bascule Jk asynchrone (sans tenir compte du signal
d’horloge ) est la suivante:
La table de vérité détaillée d’une bascule Jk

asynchrone est la suivante:
Sur cette table de vérité les entrées sont:
J, K et Qn-1 et la sortie est Qn.
Le tableau de karnaugh de cette bascule Jk est le suivant:
D’après ce tableau , on déduit la relation qui nous donne Qn:
Table de transition d’une bascule JK est la suivante :
: est sortie présente de la bascule JK.

: est la sortie future de la bascule JK.
X : est appelé état indifférent ( état qui peut prendre la valeur 0 ou 1).
Le schéma fonctionnel d’une bascule JK est:
Figure: Bascule JK
Les entrées de Forçage :

Certaines bascules sont équipées d’entrées particulières, appelées entrées de
forçage:
- Entrée de remise à 1: (Preset ou RAU ),
- Entrée de remise à 0: ( Clear ou RAZ),
Ces entrées sont actives sur le niveau bas (Preset=0, Clear=0).
Ces entrées n’ont aucune action sur la bascule lorsque Preset=1 et Clear=1.
Dans cette partie, nous allons expliquer le fonctionnement des deux entrées de
forçage:
Si =0 et =1 alors Q=1,
Si =1 et =0 alors Q=0,
Si =1 et =1 alors on a le fonctionnement normal de la bascule,
Si =0 et =0 alors on a un état interdit.
Le tableau suivant résume le fonctionnement des entrées de forçage:
Chronogramme d’une bascule JK active sur le front montant:
On remplit le chronogramme d’une bascule , en se servant de sa table de vérité.

Par exemple : si J=1et K=0 et si on est sur un front montant de l’horloge alors la
sortie Q de la bascule prendra obligatoirement la valeur 1 (Q=1).

Logique séquentielle: Bascule D
Préparé par :
Pr. E. Aassif

Bascule D
1- Bascule D: Une bascule D est une bascule qui a une seule entrée de données,
appelée D. A chaque front d’horloge, on recopie la valeur de D sur la sortie Q.
La bascule élimine D l’état de mémorisation et l’état interdit de la bascule RS.
Le schéma fonctionnel d’une bascule D est :
On peut obtenir une bascule D en utilisant une bascule RS (ou SR si on utilise les
portes NAND),
En remplaçant S par D (S=D) et R par (R= ) dans l’expression de la sortie

d’une bascule RS, on obtient:
La valeur de D est recopiée sur la sortie.

Bascule D
On peut réaliser une bascule D à partir d’une bascule JK de la façon suivante:
D’après ce schéma, On a: J=D et k= .

Le chronogramme de la bascule D:
D’après la table de vérité, on peut compléter le chronogramme. Par exemple:

Si D=0 et si on passe par un front montant de H alors la sortie Q prend 0 (Q=0),
Si D=1 et si on passe par un front montant de H alors la sortie Q prend 1 (Q=1).
Si H ne passe pas par un front montant alors la sortie Q ne change pas de valeur.
Application de la bascule D
2-Applications:
2.1-Diviseur par 2 réalisé avec une bascule D.
Schéma du diviseur par 2 réalisé avec une bascule D.
Chronogramme du circuit diviseur par 2

Ce circuit divise la fréquence de l’horloge par 2 c’est-à-dire : Fs=FH/2.
Application de la bascule JK
2.2-Diviseur par 2 réalisé avec une bascule Jk.
Schéma du diviseur par 2 réalisé avec une bascule JK (J=K=1).
Ce circuit permet de diviser la fréquence de l’horloge (FH=1/TH) par 2. On obtient

FS=FH/2. FS est la fréquence du signal de sortie Q.

--- Compteurs---
Préparé par :
Pr. E. Aassif
1
Compteurs
1- Introduction
Les compteurs sont des circuits séquentiels qui comportent N états(modulo N) et qui
passent d'un état k à l'état k+1 à chaque coup d'horloge.
Compteurs asynchrones
Il existe deux types de compteurs:
Compteurs synchrones
a) Compteur asynchrone
Un compteur asynchrone est un système logique composé de bascules. Le signal
d’horloge est appliqué à l’entrée de la première horloge. Ce signal d’horloge traverse la
première bascule avant de pouvoir commander la seconde et ainsi de suite jusqu’à la
dernière bascule. Avec n bascules, on obtient N=2𝑛 combinaisons donc un compteur
modulo N=2𝑛 . On note que les bascules d’un compteur asynchrone n’ont pas le même
signal d’horloge.
Figure 1: compteur asynchrone

2
Compteurs
b) Compteur synchrone: Toutes les bascules du compteur synchrone sont
branchées au même signal d’horloge H.
Figure 3: Compteur synchrone

2- Compteurs asynchrones modulo N:
Si N est une puissance de 2 alors le compteur asynchrone est simple à réaliser.
Si N=8 alors le compteur asynchrone qui compte de :0,1,2,3,4,5,6,7 est le suivant:
Figure 4: Compteur asynchrone modulo 8
3
Compteurs
Exemple: Compteur asynchrone modulo 5:
Le compteur asynchrone modulo 5 compte en respectant la séquence: 0,1,2,3,4.
Figure 5: compteur asynchrone modulo 5 .
Explication: On obtient un compteur asynchrone modulo 5 à partir d’un compteur

asynchrone modulo 8 en détectant la valeur 5 (101 en binaire). Une fois que l’on
arrive à 5, on remet le compteur à 0 c’est ce qui est fait à l’aide de la porte NAND
et les entrées de forçage .
4
Compteurs
3) Compteurs synchrones:
Un compteur est dit synchrone si toutes ses bascules reçoivent le même signal
d’horloge H. Autrement dit, toutes les bascules sont synchronisées sur le même
signal d’horloge H.
Un compteur synchrone modulo N= permet de compter de 0 à . Le nombre
de bascules à utiliser est donc n.
Exemple: Conception d’un compteur synchrone module 5.
Pour la conception d’un compteur, on suit toujours les mêmes étapes:
- Dresser le tableau des états présents et futurs et déduire les valeurs des
entrées correspondantes en se basant sur la table de transition de la bascule
utilisée,
- Simplifier les expressions des entrées Jn, Kn , Jn-1, Kn-1,…., J0 et K0 à l’aide du
tableau de Karnaugh,
- Dessiner le circuit du compteur.
Ces trois étapes seront appliquées pour réaliser un compteur synchrone modulo
5.
5
Compteurs
Le compteur synchrone modulo5 suit la séquence :0,1,2,3,4. à partir de cette
séquence , on établit le tableau suivant:
Ce tableau a été rempli en se basant sur la table de transition suivante:
Table de transition de la bascule JK 6

Compteurs
- Simplification des expressions des entrées des bascules en utilisant le tableau
de karnaugh:
D’après ces relations, on peut dessiner le circuit du compteur synchrone

modulo5:
7
Compteurs
Schéma du compteur synchrone modulo5
8
Faculté des sciences –Agadir
département de physique
Chapitre : Les registres
Préparé par: Pr. E. Aassif

1
Les registres
1-Introduction
-Une bascule est l’élément de base d’un circuit
séquentiel,
- Une bascule permet de mémoriser un seul bit,
- Un registre est un ensemble ordonné de n
bascules,
- Un registre permet, par exemple, de sauvegarder
une information sur n bits (n bascules),
2 –Exemple de registre
2
Les registres
Figure 1
C'est un registre à entrées parallèles et sorties
parallèles. On s'en sert pour mémoriser les données et
les transférer surtout vers des circuits lents. Ce registre
est appelé registre tampon.
A chaque front montant de l’horloge H, les valeurs des
entrées D0,D1 et D2 du registre sont copiées sur les
sorties Q0,Q1 et Q2.
3
Les registres
3- Types de registres:
Il existe plusieurs types de registres:
- Registre à entrées parallèles et sorties
parallèles(registre à chargement parallèle ou
registre tampon),
- Registre à entrée série et sortie série,
- Registre à entrée série et sorties parallèles,
- Registre à entrées parallèles et sortie série,
- Registre à décalage.
4
Les registres
4-Registre de mémorisation(ou registre tampon):
Un registre permet la mémorisation de n bits. Il est constitué de
n bascules, mémorisant chacune un bit. L'information est
emmagasinée sur le front montant du signal d’horloge et
ensuite conservée et disponible en lecture. La figure suivante
donne un exemple de registre 4 bits réalisé avec quatre bascules
D.
Figure 2
5
Les registres
5-Registre entrée-série sorties parallèles:
La figure suivante donne un exemple de registre de 4
bits à entrée-série(E.S.) et sorties-parallèles
(S0,S1,S2,S3) réalisé avec des bascules D.
Figure 3
C’est un registre à écriture série et à lecture
parallèle.
6
Les registres
6-Registre entrée-série sortie-série (registre à
décalage)
6.1-Registre à décalage à droite
L'entrée ES du registre est reliée à l'entrée D1 de la
première bascule. De même, les sorties Q1, Q2 et Q3
sont reliées respectivement aux entrées D2, D3 et D4
de la deuxième, de la troisième et de la quatrième
bascule.
D’après le schéma du registre, on voit que:
D1 = ES, D2 = Q1, D3 = Q2 et D4 = Q3.
7
Les registres
Figure4: Registre à décalage à droite ( Di=Qi-1)
Explication du fonctionnement de ce registre:

Au premier front montant de H, la valeur de E.S. est copiée sur la
sortie Q1 de la première bascule.
A chaque front montant de l'horloge, le contenu du registre est
décalé d'un pas vers la droite.
A chaque front montant de H, la donnée présente en E.S. est
mémorisée en Q1, tandis que la donnée présente en Q4 est
perdue.
Après 4 front montants de H, on trouve la valeur de E.S. sur Q4. 8
Les registres
6.2-Registre à décalage à gauche
D’après ce schéma, on constate que :Di=Qi+1
Après 4 front montants de l’horloge, on va trouver
que : Q1=E4.
Figure 5
9

Cour Électronique Numérique

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Cour Électronique Numérique

Transféré par

Droits d'auteur :

Formats disponibles

Faculté des sciences -Agadir

la même méthode serait applicable pour les conversions :

Avec : -N est le complément à 2 de N.

Passage du code BR au code BN:

Cours d’électronique numérique

Préparé par: Pr. E.Aassif

Année Universitaire : 2020-2021

Table de la négation (Non logique ou NOT)

Table: "Ou logique" Table: "ET logique"

-La porte NOR.

Ces portes sont aussi appelées portes universelles.

D’après la table de vérité, on obtient l’expression de

Cette expression est appelée: forme décimale (ou

Cette expression est appelée: forme décimale (ou

La fonction f simplifiée est:

Cours d’electronique numérique

Prépare par : Pr. E. Aassif

La sortie Syest donnée par:

Schéma bloc d’un codeur

Schema bloc du décodeur

Schéma bloc du transcodeur

Schema d’un multiplexeur4 vers 1

D’apres cette table de veritée, la sortie est donnée

Schema d’un exemple de réalisation d’un MUX 4 vers1

Cours d’electronique numérique

Prépare par : Pr. E. Aassif

Schéma bloc du démultiplexeur 134

D’apres cette table de verite, on obtient les relations

Schema du demultiplexeur 1—>4

Schéma d’un demi-additionneur

Schema bloc d’un additionneur complet

Les expressions des sorties sont:

Sa table de veérite est: alb JD IR

Les expressions des sorties sont:

Schema d’un soustracteur complet

E= dao © bo. I = dp by. S =p bo .

Le schéma du comparateur est :

Cours d’électronique numérique

Cours complémentaire sur les multiplexeurs

Préparé par : E.Aassif

Figure 1: Schéma d’un multiplexeur 41

Le circuit se déduit facilement de la table de vérité.

Figure 1: Circuit séquentiel

Figure 2: Bascule RS avec des portes NOR

Figure 3: Bascule SR avec des portes NAND

* Si R=0 et S=0 (Etat mémoire).

Et la sortie Q est donnée par :

Ici la valeur de la sortie a été remplacée par 0.

Table de vérité obtenue à partir du schéma de RS avec les portes NOR,

D’après ce tableau de Karnaugh, on trouve la relation qui nous donne la valeur de

5) Représentation générique d’une bascule RS:

Bascule RSH avec des portes NAND

Sur Certains schémas, on peut trouver le mot CLK (Clock) au lieu de H.

Une bascule peut être active sur :

Le schéma détaillé d’une bascule Jk est le suivant:

La table de vérité détaillée d’une bascule Jk

D’après ce tableau , on déduit la relation qui nous donne Qn:

Table de transition d’une bascule JK est la suivante :

: est sortie présente de la bascule JK.

Les entrées de Forçage :

On remplit le chronogramme d’une bascule , en se servant de sa table de vérité.

Cours d’électronique numérique

Année universitaire : 2020-2021

En remplaçant S par D (S=D) et R par (R= ) dans l’expression de la sortie