Vous êtes sur la page 1sur 121

Electronique numrique 1

1
T.EA

Bibliographie
Circuits Numriques - Thorie et Applications Ronald J. Tocci (Dunod) ( ) Circuits numriques et synthse logique
J. Weber & M. Meaudre

Architecture des ordinateurs


Fonctions boolennes, logique combinatoire et squentielle Philippe Darche (Vuibert)

Introduction to Digital Systems Milos Ercegovac, Tomas Lang, J.H. Moreno (Wiley) l ( l )

2
T.EA

Introduction gnrale g

3
T.EA

Analogique-Numrique
Systme analogique - Systme numrique
traitement de grandeurs physiques exprimes sous forme analogique (resp. numrique) : les grandeurs varient de faon continues (resp. discrtes) lintrieur i d f i ( di ) li i dun intervalle de valeurs ex. syst. ana: tachymtre, thermomtre mercure, microphone classique, bande magntique, etc. ex. syst. num.: calculatrice, ordinateur, etc.

4
T.EA

Analogique-Numrique
Atouts du numriques
circuits plus simple concevoir stockage de linformation facile g prcision et exactitude accrues programmation des oprations robuste vis vis du bruit forte intgration

Inconvnient majeur du numrique j q


le monde rel est analogique
5
T.EA

Analogique-Numrique
Exploitation des techniques numriques p q q
Traduire les signaux analogiques en signaux numriques Traiter l information numrique linformation Convertir les sorties numriques en analogique A CAN N
Traitement numrique

Transducteur

Traitement numrique

CNA

Transducteur

T.EA

Systme numrique
Systme combinatoire (pass indiffrent) :
ralisation d une fonction dune
logique combinatoire Systme y t

Entres

Sorties

Systme squentiel (dpendant des entres antrieures)


discrtisation d di i i du temps : prsence dune horloge d h l ralisation dun comportement
logique squentielle synchrone Systme Entres t
T.EA

Sorties
7

Architecte numricien
Fonction ou comportement souhait ( ifi i ) h i (spcification)

Implantation p Structure concrte Contraintes du systme


cot, encombrement, vitesse cot encombrement vitesse, consommation, temps de dveloppement, ...
8
T.EA

Technologie disponible
Transistor, portes, ...

Phases dun projet lectronique


Spcification technique du besoin
Ngociation g avec le client

Conception darchitecture

Conception dtaille (schma, code, doc, simu)


Amlioration

Synthse, Analyse Placement, routage Fabrication ou programmation Test et Production

T.EA

Spcifications du besoin
Demande du client
Dfinition contraignante des rsultats obtenir
Performances et caractristiques lectriques du circuit

Rflexion t i t ti Rfl i et orientation vers certains choix architecturaux t i h i hit t Contient la description :
De toutes l D t t les entres/sorties t / ti De lenvironnement dans lequel le circuit sera utilis Des fonctionnalits du circuit dvelopper pp Des caractristiques temporelles (timing) des entres /sorties, des niveaux lectriques Des conditions de test, le taux de couverture de test, les mthodes test test statistiques utilises pour lacceptation des lots

10
T.EA

Conception darchitecture
Document usage interne crit par lingnieur responsable du projet Synthse de lanalyse de la spcification et solutions techniques envisages h i i Description des interconnexions des sous blocs internes et leurs relations l l ti
Rpartition du travail entre collaborateurs Construction d une bibliothque de fonctions dune Suivi de lavancement du projet

Description schmatique de la structure interne du circuit p q intgr


11
T.EA

Conception dtaille
Conception du circuit p
Code VHDL, saisie schmatique Dfinition dtaille des interfaces des blocs Conception de certains modules critiques du circuit
Dtection D i prcoce dventuels problmes techniques d l bl h i

Complte le document de conception architecture Simulation : phase la plus longue


Validation des spcifications

12
T.EA

Synthse, Analyse
Transformation du code VHDL ou de la schmatique en netlist
Liste de nuds Instances de cellules effectuant des oprations lmentaires (portes logiques)

Schma de cellules physiques (caractristiques physiques)


Frquence maximale de fonctionnement

13
T.EA

Placement, Routage
Disposer les cellules de la fonction p
Optimisation en surface Rduction de la longueur des interconnexions

Insertion du Scan-Path
Test de production

Simulation post layout post-layout


Analyse physique (back annotation)
Timing plus proche de la ralit plus prcise (modlisation des ralit, cellules de base)
14
T.EA

Fabrication, Fabrication Programmation Test et Production


ASIC : envoie du circuit en fabrication FPGA : programmation du composant Confrontation des rsultats danalyse, de y , simulations avec la ralit
Mesures de caractristiques dans un lot de circuit Test de production : vrification pice par pice

15
T.EA

Chapitre I : Fonctions Boolennes Algbre d B l Al b de Boole

16
T.EA

Introduction
Reprsentation binaire
Utilisation Utili ti courante pour exprimer des dcisions t i d d i i fonction de propositions multiples prsentant deux tats : vraies ou fausses. fausses exemple :
Dcision D : aller au cinma Prop 1 : film intressant Prop 2 : occup aux horaires de passage du film P h i d d fil Prop 3 : voiture en tat de marche Prop 4 : mtro en grve P t La dcision D sera prise si : P1 est vraie ET si P2 est fausse ET (si P3 est vraie OU P4 est fausse). fausse)
17
T.EA

Introduction
Toute proposition logique peut se mettre sous la forme dcrite prcdemment:
ncessit dun outil mathmatique p q pour traiter les propositions logiques : algbre de Boole ncessit d outil physique pour matrialiser les outil oprateurs fondamentaux ( vrai/faux - ET - OU) : circuits logiques gq

18
T.EA

Contributeurs
George Boole ( g (1815-1864) : mathmaticien ) anglais Augustus De Morgan (1806-1871) (1806 1871) Charles Sanders Peirce (1839-1914) John Venn (1834-1923) Gottlob Frege (1848 1925) G ttl b F (1848-1925) Claude Elwood Shannon (1916-2001)

19
T.EA

Variable logique - Fonction logique


Variable logique (x)
Deux tats : faux/vrai, 0/1 ferm/ouvert teint/allum arrt/marche, faux/vrai 0/1, ferm/ouvert, teint/allum, arrt/marche bas/haut, non/oui,... Variable boolenne ou binaire

Fonction logique de n variables est une fonction qui ne p prend, comme chacune des variables, que deux tats , ,q
Peut tre considre comme une variable logique vis vis dune autre fonction.

Algbre de Boole tudie des variables binaires et des fonctions de ces variables.
Algbre dtats et non des nombres.
20
T.EA

Algbre de Boole
Dfinition : B=<E,+,,,0,1> , ,, , ,
ensemble E muni de deux lois de composition internes + et , et d une loi de complmentation , une , a, /a: si a=0 alors =1 si a=1 alors =0 i 1 l 0

Proprits des lois de composition


a 0 0 1 1 b 0 1 0 1 a+b 0 1 1 1 a 0 0 1 1 b 0 1 0 1 ab 0 0 0 1

21
T.EA

Algbre de Boole
Axiome de base : (a,b,c) E3 ( , , )
Commutativit: a + b = b + a ab=ba Distributivit: a (b + c) = (a b) + (a c) a + (b c) = (a + b) (a + c) Elments neutres: a + 0 = a a1=a Complmentation: a + = 1 a=0
22
T.EA

Algbre de Boole
Proprits p
a=a a+1=1 a0=0 a + (a b) = a a+a=a a (a + b) = a aa=a a + b + c = (a + b) + c = a + (b + c) a b c = (a b) c = a (b c) a +b = ab ; ab = a +b : loi de De Morgan
Gnralisable n variable par SHANNON
23
T.EA

Algbre de Boole
Autres proprits p p
( a b) + ( a b) = a ( a + b) ( a + b) = a a ( a + b) = a b a + ( a b) = a + b

24
T.EA

Algbre de Boole
Exemples de dmonstration p
( a b) + ( a b) = [( a b) + a ] [( a b) + b] = [a (b + 1)] [( a + b) (b + b)] = a ( a + b) = a (1 + b) = a ( a + b ) ( a + b ) = [( a + b ) a ] + [( a + b ) b ] = [a + (b a )] + [( a b) + (b b)] = a + ( a b) = a (1 + b) = a a ( a + b) = ( a a ) + ( a b) = a b a + ( a b) = ( a + a ) ( a + b) = a + b
25
T.EA

Algbre de Boole
Remarque:
a+b=a+cb=c ab=acb=c b=ca+b=a+c b=cab=ac Exemple : si a=1, b=0, c=1 alors a+b=a+c=1 mais bc i 1 b 0 1 l b 1 i b si a=0, b=0, c=1 alors a b=a c=0 mais bc
26
T.EA

Fonction logique
Fonction logique compltement dfinie
entirement dfinie quand on connat sa valeur 0 ou 1 pour les 2n combinaisons possibles (n : nombre de variables)
Table de vrit ou tableau des combinaison
a 0 0 1 1 b 0 1 0 1 f 0 1 1 0

Fonction logique incompltement dfinie


X ou : valeur de la fonction non spcifie Utile pour la simplification des q. logiques q

27
T.EA

P-terme, s-terme, minterme, maxterme


Dfinition
p-terme : produit de variables logiques s-terme s terme : somme de variables logiques minterme : p-terme de degr n1(n nombre de variables n de la f ti l i ) d l fonction logique) : m j = xi , xi {xi , xi } n 1 i =0 maxterme : s-terme de degr n M j = xi , xi {xi , xi }

Fonction n variables 2n maxtermes et 2n mintermes possible p

i =0

28
T.EA

Minterme, maxterme
Reprsentation des mintermes et maxtermes en fonction d lt t d f ti de ltat des variables tel que minterme=1 i bl t l i t 1 et maxterme=0
x n 1

0 0 1 1

x1
0 0 1 1

x0

Minterme

Maxterme

0 0 1 1

0 1 0 1

x n 1 x n 2 ... x1 x 0 x n 1 x n 2 ... x1 x 0

x n 1 + x n 2 + ... + x1 + x 0 x n 1 + x n 2 + ... + x1 + x 0

x n 1 x n 2 ... x1 x 0 x n 1 x n 2 ... x1 x 0

x n 1 + x n 2 + ... + x1 + x 0 x n 1 + x n 2 + ... + x1 + x 0
29

T.EA

Thorme de Shannon
Toute fonction boolenne autre que f=0 peut s crire sous la forme d une somme de crire une mintermes. Toute fonction boolenne autre que f=1 f 1 peut s i sous la forme d produit de crire l f un d i d maxtermes. Forme gnralise du thorme de De Morgan

f ( xn 1 ,..., x0 ,+,) = f ( xn 1 ,..., x0 ,,+ )


Formule de dveloppement de Shannon
f ( xn 1 ,..., xi ,..., x0 ) = xi f ( xn 1 ,...,1,..., x0 ) + xi f ( xn 1 ,...,0,..., x0 ) f ( xn 1 ,..., xi ,..., x0 ) = [xi + f ( xn 1 ,...,0,..., x0 )] xi + f ( xn 1 ,...,1,..., x0 )
T.EA

30

Thorme de Shannon
Dmonstration pour une variable p
Toute fonction boolenne f d' une variable peut s' crire : f(x) = x f(1) + x f(0) en effet f(x) = f(x) (x + x ) = x f(x) + x f(x) si x = 1, on a x f(x) = 0 f(1) = 0 si x = 1, on a x f(x) = 1 f(1) = f(1) et x f(1) = 1 f(1) = f(1) et x f(0) = 0 f(0) = 0 si x = 0, on a x f(x) = 0 f(0) = 0 si x = 0, on a x f(x) = 1 f(0) = f(0)

et x f(1) = 0 f(1) = 0 donc x f(x) = x f(1), f (1)

et x f(0) = 1 f(0) = f(0) donc x f(x) = x f(0), f (0)

31
T.EA

Thorme de Shannon
Toute fonction boolenne f d' une variable peut s' crire : f(x) = [ x + f(0)] [x + f(1)] en effet f(x) = f(x) + (x x ) = [ x + f(x)] [x + f(x)] si x = 1, on a x + f(x) = 0 + f(1) = f(1) si x = 1, on a x + f(x) = 1 + f(1) = 1 et x + f(1) = 0 + f(1) = f(1) et x + f(0) = 1 + f(0) = 1 si x = 0, on a x + f(x) = 1 + f(0) = 1 si x = 0, on a x + f(x) = 0 + f(0) = f(0) et x + f(0) = 0 + f(0) = f(0) donc x + f(x) = x + f(0), f (0) et x + f(0) = 1 + f(0) = 1 donc x + f(x) = x + f(1), f (1)

Gnralisation n variables

32
T.EA

Ecriture Canonique
F(a,b,c) peut scrire sous deux formes ( , , )p
somme canonique (1re forme canonique - forme canonique (ou normale) disjonctive):
somme de produits contenant toutes les variables de la fonction : somme de mintermes ex : f ( x , y , z ) = xyz + x y z + x yz

p produit canonique (2re forme canonique - forme q ( q canonique (ou normale) conjonctive):
p produit de sommes contenant toutes les variables de la fonction : produit de maxtermes ex : f ( x , y , z ) = ( x + y + z )( x + y + z )
33
T.EA

Ecriture Canonique
Obtention des formes canoniques
issues de la formule de dveloppement de Shannon i d l f l d d l t d Sh exemple de 2 variables :
f ( a , b) = a f (1, b) + a f (0, b) = a[b f (1,1) + b f (1,0)] + a[b f (0,1) + b f (0,0)] = ab f( 1,1 ) + a b f (1,0) + ab f (0,1) + a b f (0,0)

extension n variables

Exemple 1:
f(0,0)=0; f(0,1)=0; f(1,0)=0; f(1,1)=1 f(a,b)=a.b
34
T.EA

Ecriture Canonique
Exemple 2: p
f ( a , b, c ) = ( a + b)( a + b + c )

mettre f sous forme de somme et produit canonique produit de maxtermes


f ( a , b, c ) = ( a + b + c )( a + b + c )( a + b + c )

somme de mintermes
f ( a, b, c ) = a a + ab + ac + ab + b + bc = b + ac = ab + ab + abc + a bc = abc + abc + abc + abc + abc + a bc = abc + abc + ab + abc + a bc b b bc
T.EA

35

Reprsention des variables et des R i d i bl d fonctions logiques


Diagramme dEuler ou de Venn g

Table de vrit (truth table) ( )


ligne 0 1 2 3 4 5 6 7 c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a 0 1 0 1 0 1 0 1 f(c,b,a) f(0,0,0) f(0,0,1) f(0 0 1) f(0,1,0) f(0,1,1) f(1,0,0) ( , , ) f(1,0,1) f(1,1,0) f(1,1,1)
36
T.EA

Reprsention des variables et des R i d i bl d fonctions logiques


Tableau de Karnaugh g
Une seule variable change dtat entre deux cases contigus Simplification des quations logiques grce la proprit dadjacente ( a + a = 1) d adjacente
Mthode de construction pour n variables
2n cases : 2n-1 cases pour la forme normale et 2n-1 cases pour la forme complmente 2l lignes et 2c colonnes : n=l + c choix du nombre de lignes et de colonnes :
n pair : c=l=n/2 c=l+1=(n+1)/2 n impair c l+1 (n+1)/2
37
T.EA

Reprsention d R ti des variables et des i bl td fonctions logiques


Exemples de tableaux de Karnaugh p g
n=1 a
0

0
1

n=2 b\a 0
0

0
1

n=3 c\ba 0
0

00
1 5

01
3 7

11
2 6

10

1
2 3

1
4

b
a

n=4 dc\ba 00
0

00
1 5 13 9

01
3 7 15 11

11
2

10

n=5 ed\cba 000 00


0 1

001
3

011
2

010
6

110
7

111
5

101
4

100

01
4 6

01
8 9 25 17 11 27 19 10 26 18 14 30 22 15 31 23 13 29 21 12 28 20

c d

11
12 14

11
24

10
8 10

10
16

38
T.EA

Reprsention des variables et des R i d i bl d fonctions logiques


Arbre de dcision binaire
Utilis en intelligence artificielle pour visualiser une dcision dpendante de plusieurs variables logiques Construction : f(xn-1,,x0)
Chaque variable occupe 1 niveau de 0 n-1 Etat 0 gauche et tat 1 droite dun nud Larbre se termine par des feuilles f ill contenant la valeur de la l l d l fonction correspondant ltat des variables dentre d entre
0 0 x0 xn-2 1 xn-1 1 0 xn-2 1 x0

39
T.EA

Reprsention d R ti des variables et des i bl td fonctions logiques


Chronogramme g
Graphe dvolution temporelle des variables et des fonctions logiques x t y t F(x,y)=x . y t
40
T.EA

Simplification des fonction logiques


Recherche de lcriture la plus simple possible Utilisation du minimum de matriel
fabrication dun systme moindre cot

Mthode algbrique, graphique, algorithmique


obtention dune forme minimale de la fonction logique
somme minimale, produit minimal

on appelle forme minimale dune expression logique, l expression sous forme rduite qui comporte : i f d it i t -nombre minimal de termes (p-termes, s-termes) -nombre minimal de variables dans chaque terme nombre exemples : f (d , c, b, a ) = db a + cba + d ba + dcb
f (d , c, b, a ) = db a + cba + d ba + d b dc
41
T.EA

Simplification des fonction logiques


Mthode algbrique :
utilisation des proprits et relations de lalgbre de tili ti d it t l ti d l l b d Boole mthode assez hasardeuse h d h d manipulation pas toujours facile devient inextricable quand le nombre de variables n>5

42
T.EA

Simplification des fonction logiques


Exemple
f ( a , b, c ) = abc + a bc + abc + abc

f ( a, b, c ) = abc + a bc + abc + abc + abc + abc = ( a + a )bc + ac(b + b) + ab( c + c ) = bc + ac + ab

f ( a, b, c ) = abc + a bc + abc + abc = ( a + a )bc + a bc + abc = bc + a bc + abc = c(b + a b) + abc = c(b + a ) + abc = cb + ca + abc = cb + a ( c + bc ) = cb + a ( c + b) = ac + ab + bc
T.EA

43

Simplification des fonction logiques


Mthode graphique (Karnaugh)
mthode difficile pour n > 6 Principe : p
regroupement des cases par 2,4,8..,2i limination de 1,2,3i variables , , obtention dune forme non canonique car des variables ont t limines

Etapes de simplification
Cas des fonctions compltement dfines
1. regrouper des ensembles de 2i cases en maximisant i chaque fois. Les cases extrmes peuvent se regrouper entre-elles p g p
44
T.EA

Simplification des fonction logiques


2. Lorsque cela est possible regrouper les cases restantes avec des cases appartement des ensembles dj constitus pour former des ensembles de 2j cases en maximisant j chaque fois 3. 3 Ecrire l quation boolenne correspondante lquation

Exemple
dc\ba 00 01 11 10 1 1 1 1 1 1 00 01 11 10 dc\ba 00 01 11 10 1 00 01 11 1 10 dc\ba 00 01 11 10 1 1 1 1 00 01 11 10

dc\ba 00 01 11 10

00 1

01

11

10 1

dc\ba 00 01 11

00

01

11

10

1 1

1 1

1 1

1 1

10

45

T.EA

Simplification des fonction logiques


Exemple
dc\ba 00 01 11 10 1 00 1 01 1 1 1 11 1 1 1 1 10 1 dc\ba 00 01 11 10 1 00 1 01 1 1 1 11 1 1 1 1 10 1

f ( d , c, b, a ) = d c + ca + d c a

f ( d , c, b, a ) = d c + ca + c a

Cas des fonctions incompltement dfinies


Remplacer les valeurs indiffrentes par des 1 logiques lorsqu regroupement peut opr. l un tre
dc\ba 00 01 11 10 1 00 1 1 1 1 01 11 10 1 dc\ba 00 01 11 10 1 00 1 0 1 1 1 1 1 01 11 10 1

46
T.EA

Simplification des fonction logiques


Remarque sur les regroupements:
regroupement par les 0 t l forme

Mthodes algorithmiques
Nelson Quine-McCluskey Mthode du consensus (Tison) d consens s (Tison) BDD : Diagramme de dcision binaire
simple implmenter

47
T.EA

Diagramme de dcision binaire (BDD)


Driv de larbre de dcision binaire BDD dpend de l ordre dans lequel on a pris les lordre variables Nud
variable binaire p peut avoir plusieurs pres p p deux fils au plus feuilles : valeur 0 ou 1 possibilit de se combiner

a b 1

48
T.EA

Diagramme de dcision binaire (BDD)


Technique de rduction
Suppression des graphes reprsentant la mme fonction Suppression des sommets redondants Suppression des doublons terminaux Reprsentation unique pour un ordre de variables fixes !!

x y
0

0 1

x
1

0 1

y
0

z
0 1 0

z
1 0

z
1 0

z
1 0

z
1

1 0 1 0 1
T.EA

1 0 1

1 0 1

1 0
49

Diagramme de dcision binaire (BDD)


Rduction des BDD - Exemple p
x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 f(x,y,z) 0 0 0 1 0 1 0 1

f(x,y,z) f( )

y
0 1 0

y
1

z
0 1 0

z
1 0

z
1 0

z
1

0 0 0 1 0 1 0 1

50
T.EA

Diagramme de dcision binaire (BDD)


f(x,y,z) f(x,y,z) f(x,y,z) f(x,y,z)

x
1

x
1

y
0 1 0

y
1

y
0 0 1

y z
1 0

y
0 1

z
0 1 0

z
1 0

z
1

z
1

0 0

z
1

z
0 1

0 1

0 1

0 0 1

0 1

0 0 1

0 1

f ( x, y , z ) = xz + x yz = z ( x + x y ) = z ( x + y )
51
T.EA

Diagramme de dcision binaire (BDD)


Un outil destin au BDD : Multiplexeur 2 vers 1
en l langage informatique : s=(c?a:b); (ifthenelse) i f ti ( ? b) (if th l )
c : commande, a et b donnes multiplexes, s=sortie suivant la valeur de la commande, c t soit a ou bien b qui se i tl l d l d est it bi i retrouve la sortie s

galement appel slecteur

Implmentation des BDD


y
0 1

a b
1

52
T.EA

Diagramme de dcision binaire (BDD)


Exemple p
f(x,y,z)

f(x,y,z)

x
0

x
1

y
0 0 1

z
1

1 VDD

0 1
GND

53
T.EA

Dualit
Forme duale dune fonction + 1 0 1 + a = 1 0.a = 0 1.a 1 = a 0+a = a
a + a = a a.a = a a + a = 1 a.a = 0

Sert pour la simplification des fonctions algbriques

Exemple :
( a + b)( a + b)( a + b) = ? a b + a b + ab = b + ab = a + b ( a + b)( a + b)( a + b) = a b
54
T.EA

Chapitre II : Les circuits intgrs combinatoires bi t i

55
T.EA

Logique combinatoire
Dfinition de base
Fonction logique combinatoire : toute fonction dfinie uniquement partir de ses variables, quel que soit linstant dobservation. Pour une combinaison des variables, la valeur de la fonction est unique Circuit logique combinatoire : l tat de ses sorties est tat fonctions uniquement de ltat prsent de ses entres, c est dire de ses variables d entres. A chaque q combinaison des entres correspond une seule combinaison des sorties. Les tats des sorties sont stables pour des tats dentre stables.
56
T.EA

Systme logique complet


Oprateurs logiques lmentaires
lien avec l algbre de Boole : lalgbre
conservation des proprits vu prcdemment

systme logique complet : NON ET OU NON, ET,


ces 3 oprateurs permettent de dcrire nimporte quelle fonction

Oprateur NON Oprateur ET O t Oprateur OU


T.EA

x x y x y

x y

& 1
57

x+ y

Systme logique complet minimis


Systme logique complet minimis
2 oprateurs ou 1 seul oprateur peuvent galement dcrire n importe quelle fonction. Ils constituent un systme logique complet. y gq p
ET, NON
oprateur OU :

x y
OU, NON
oprateur ET :

x y

x y = x+ y

y
x y
x+ y

x y

x+ y = x y

58
T.EA

Systme logique complet minimis


NAND (NON-ET) :

x y x

x y
xx = x

oprateur NON

x 1 logique
oprateur OU

x
y
T.EA

x y = x+ y
59

Systme logique complet minimis


Oprateur ET

x y
NOR (NON OU) (NON-OU)

x y

x y x

x+ y
x+x= x

Oprateur NON

x 0 logique

x+0= x

Oprateur OU

x y
T.EA

x+ y = x+ y
60

Systme logique complet minimis


Oprateur ET

x+ y = x y

y
Autres oprateurs
XOR (OU Exclusif ) XNOR (NON-OU Exclusif)

61
T.EA

Rappel : 1re et 2me forme (canonique)


Somme canonique ( q (1re forme canonique - forme q canonique (ou normale) disjonctive): somme de produits contenant toutes les variables de la fonction : somme de mintermes ex : f ( x, y , z ) = xyz + x y z + x yz Produit canonique (2re forme canonique - forme canonique (ou normale) conjonctive): produit de sommes contenant toutes les variables de la fonction : produit de maxtermes ex : f ( x, y , z ) = ( x + y + z )( x + y + z )
62
T.EA

3me et 4me forme (canonique)


Ces 2 formes permettent de raliser des fonctions logiques l aide des oprateurs NAND et NOR laide exclusivement Exemple : f ( x, y ) = x y + x y E l 3me forme: f ( x, y ) = x y + x y = x y x y x y

f ( x, y )
63
T.EA

3me et 4me forme (canonique)


4me forme: f ( x, y ) = x y + x y = x + y + x + y

f ( x, y )

Similitude entre la forme avec les NAND et NOR ( un inverseur prs)


64
T.EA

3me et 4me forme (canonique)


En pratique : utilisation simultane des portes p q p NOR et NAND Ralisation des fonctions sous forme directe ou inverse sans calcul :

x y
x y

x+ y

x y
x y

x y x+ y

xy

65
T.EA

Table de vrit
y 0 0 1 1 x 0 1 0 1 xy 0 1 1 0 xy 1 0 0 1

OU Exclusif (XOR) Non OU Exclusif (XNOR) ( )


Symboles

x y

x y
=1

x y x y x y

x y x y

Proprits

x y = yx

( x y) z = x ( y z) x0 = x x y = x y x y = x y = x y

=1

x y
66

T.EA

Applications du XOR-XNOR
XOR :
Dtection de 2 lments binaires diffrents si x y , x y = 1 sinon x y = 0 Dtection d un nombre impair de variables gales 1 dun
si x=0 et y=1 ou si x=1 et y=0, le nombre de variables gales 1 est un nombre impair et la sortie du XOR vaut 1 p si x=y, le nombre de variables gales 1est soit nul, soit gal 2 et la sortie du XOR vaut 0

Addition de deux lments binaires


x 0 0 1 1
T.EA

y 0 1 0 1

s 0 1 1 0

r 0 0 0 1

x y

s r

67

Applications du XOR-XNOR
Oprateur programmable
Dfinition : un oprateur est dit programmable si la relation entre la sortie et les entres est fixe par une commande

x
c
XNOR

s = x si c = 0 s = x si c = 1

Dtection de 2 lments binaires gaux Dtection dun nombre pair de variables gales 1 Oprateur programmable p p g

68
T.EA

Convention logique
Traduction physique des oprateurs
correspondance entre les tats binaires et les tats physiques systme physique comprend 2 tats distincts E1 et E2, on peut associer :
E1 0, E2 1 ou bien E1 1 et E2 0 0

tat physique == tat lectrique : 2 tensions V0 et V1 avec V0 < V1


convention logique positive : V1 1 et V0 0 convention logique ngative : V1 0 et V0 1

69
T.EA

Convention logique
Influence du changement de convention sur les fl d h d i l oprateurs ralises
NON NON OU ET ET OU NAND NOR NOR NAND XOR XNOR

Selon l S l la convention logique, le mme circuit ti l i l i it ralise 2 fonctions diffrentes En pratique, convention fixe au dbut du projet et cette convention est conserve jusqu la fin jusqu Choix de la convention positive dans la majorit des d cas
T.EA

70

Transistor MOS : approx. numrique


Physique du transistor MOS (Mtal-Oxyde) p y q Semiconducteur) : cf. cours physique des G composant
Transistor nMOS
S D G S Sub D

Le transistor MOS peut tre vu comme un interrupteur (en lectronique numrique)


la grille (G) contrle le p g ( ) passage du courant entre la g source (S) et le drain (D) les 2 tats de linterrupteur sont : p 0 GND=0V ou VSS (<VDD) 1 VDD=1 2V, 5V, 10V, 15V 2V 5V 10V

Sub

Transistor pMOS

71
T.EA

Transistor MOS : approx. numrique


Transistor nMOS
passant : VSub=VSS ou GND et VG=VDD t VSS t VDD
parfait pour passer ltat 0 imparfait pour passer ltat 1 i f it lt t
1 0 1 0 D 0 1 D 0 D=0 D1

haute i d h t impdance (Z) qd VG =GND d GND

Transistor pMOS
passant : VSub=VDD et VG=VSS
p parfait p pour p passer ltat 1 imparfait pour passer ltat 0
0 1 1 0 D 0 1 D0 D=1
72
T.EA

Z qd VG=VDD VDD

Transistor MOS : approx. numrique


Tensions de substrat implicites dsormais nMOS uniquement pour passer ltat 0 et pMOS l tat uniquement pour passer ltat 1
Transistor MOS = multiplexeur
D G G D VDD G D G 1 Z

0 1
Z 0

0 1
D

les transistors n et p combins servent respectivement raliser les 0 et 1 dune porte logique
logique complmentaire ou logique CMOS
73
T.EA

Inverseur CMOS
x
1 Z VDD

x 0 1
1 0

x 0 1
x

x 0 1
Z 0

Sparation des 1 et des 0 de la porte boolenne

Court-circuit massealimentation impossible

74
T.EA

Porte de transfert et Multiplexeur


Porte de transfert (interrupteur logique)
s c s

0 1
Z

c x

Multiplexeur : s=mux(c,x,y) s=mux(c x y)


s c s
c c

0 1
x
y

75
T.EA

DU BDD en porte CMOS


Exemple du chapitre I sur les BDD
f(x,y,z)=(x+y)z f( ) ( + ) f(x,y,z) ( ,y, ) f(x,y,z) ( ,y, )

x y
0 1

0 1

x
x
y

x
y

x
x

0 1 VDD GND

y
z
z

y
z
VDD

y
z

y
z
VDD

Traduction brute

Suppression des transistor inutiles t i t i til


76

T.EA

Montages en srie/parallle
nMOS en srie
0 si xy = 1

pMOS en srie
VDD
y\x 0 1 0 1 Z 1 Z Z

x
y

Z sinon
y\x 0 1 0 Z Z 1 Z 0

x
y

1 si x + y = 0 Z sinon i

nMOS en parallle
0 si x + y = 1, Z sinon

pMOS en parallle
VDD
y\x 0 0 1 1 1 1 Z 1 0 0

y\x 0 1

0 Z 0

1 si xy = 0, Z sinon
77

T.EA

NAND-NOR CMOS
NAND CMOS
y\x \ 0 1 0 1 1 1 1 0

VDD

1 si xy=0 y 0 si xy=1

x
y

y xy

Bloc p

Bloc n

Gnralisable n entres li bl
78
T.EA

NAND-NOR CMOS
NOR CMOS
y\x 0 1 0 1 0 1 0 0

VDD

x
Bloc p

1 si x+y=0 0 si x+y=1

x+ y
y
Bloc n

Gnralisable n entres

79
T.EA

Synthse des fonctions logiques CMOS


Pour implanter une fonction f quelconque en logique complmentaire : l i l t i
exprimer f sous forme de somme de produits () optimiser la somme de produits (rduction) traduire cette somme de produits en suivant les consignes ci-dessous:
Bloc p
f =

p parallle srie

srie + parallle

x
x

Bloc n

80
T.EA

Synthse des fonctions logiques CMOS


Exemple : f = c + ab f = c + ab
VDD

a c
a

c a b
f = c + ab

f = c + ab
6 transistors

c
b

c a b

f = c + ab

10 transistors
81
T.EA

Synthse des fonctions logiques CMOS


Exemple : f = ab + bc + ca = ab + c( a + b)
VDD VDD

a
b

a
VDD

c a

c
VDD

c a
b b

a
c

c
14 transistors

a
b b
12 transistors
82

T.EA

Synthse des fonctions logiques CMOS


Transistors en sries
VDD

dlais excessifs

Fractionner une porte en plusieurs

x1 x1

xn

n/2 n/2 x1xn n

xn

83
T.EA

Caractristiques lectriques des portes


Transitions non idales
90% tr : rise time 10% tf : fall time

Retard en sortie des portes

a
50%

a
a
tpHL : high to low propagation delay
T.EA

50% tpLH : low to high propagation delay


84

Caractristiques lectriques des portes


Influence de la charge sur le temps de propagation
Porte A Porte B

Porte A

Porte B Porte C

tpHL tpHL =0.10 + 0.04L ns

85
T.EA

Caractristiques lectriques des portes


Dfinitions
Charge unit standard g
en gnral, correspond la charge introduite par une porte de base tel que linverseur

Facteur charge
exprime la charge lentre dune porte en fonction de la charge unit

Charge en sortie dune porte (output load : L)


cest la somme des facteurs de charge de toutes les entres g connectes la sortie dune porte

Sortance (Fan-out) : cest la charge maximale accepte par une porte sur sa sortie i Entrance (Fan-in) : cest la charge aux entres dune porte
86
T.EA

Alas statiques
Origine des alas
en thorie: a + a = 1 et a a = 0 en pratique : il existe un retard entre a et la sortie a ce retard est d la porte inverseuse d l i

a a
a idalis

niveau dinversion

temporairement a + a = 0 i temporairement a a = 1
T.EA

alas

87

Alas statiques
Circuit logique avec un ala

b a

ab
a

f ( a , b, c ) = ab + ac

ac

b = c = 1 f = a + a = 1, thorique ment
en pratique, f nest pas gale 1 en permanence ala peut p p perturber le fonctionnement du circuit en aval

88
T.EA

Alas statiques
Thorme de la redondance
Dans une expression boolenne ayant la forme d une dune somme de produits, un produit contenant tous les facteurs d un autre produit est redondant ce qui permet dun redondant, de lliminer Exemple :
a+ab=a ab+abc+abd=ab
ab + ac + bcd = ab + ac + bcd( a + a) = ab + ac + abcd + abcd = ab + ac

89
T.EA

Alas statiques
Remdes
Thorme des alas pour a + a = 0 temporairement : Dans une somme de produits, on peut introduire des produits redondants correspondant au produit des redondants, coefficients de a et a : La sortie est force 1 Exemple : f 1 = a + ab = a + ab + b = a + b

f 2 = a + ab + bc = a + ab + bc + b = a + ab + b(1 + c ) = a + ab + b = a + b f 3 = ab + ac = ab + ac + bc
90
T.EA

Alas statiques
Mthode Karnaugh
Regrouper les paquets dj constitus entre-eux f 1 = a + ab f 2 = a + ab + bc
b\a 0 0 1 1 1 1
c\ba 0 1 00 0 0 01 1 1 11 1 1 10 1 1

Cause

0 1

f1= a +b

f 3 = ab + ac
c\ba 0 1 00 0 1 01 0 0 1 1

f 2=a+b
11 10 0 1

f 3 = ab + ac + bc
91
T.EA

Alas statiques
Correction du circuit avec ala
b a

ab
a
ac

f ( a , b, c ) = ab + ac + b b bc

Cas des alas causs par a a (=1 temporairement)


f = ( a + b)( a + c ) qd b = c = 0, f = a a ala

on introduit le terme redondant (b+c) :


f = ( a + b)( a + c )( b + c ) qd b = c = 0, f = 0
92
T.EA

Chapitre III : Codes p

93
T.EA

Codes-Codage
Dfinition
Code
correspondance arbitraire entre un ensemble de symboles et un e se b e objet ensemble d objet ex: code Morse : une srie de points et de traits reprsentent les lettres de laphabet

Codage
Action de faire correspondre des nombres, des lettres ou des p mots, un groupe de symbole (code)

94
T.EA

Codes-Codage
Types codes
pondrs :
code dcimal, binaire naturel, octal, hexadcimal, DCB...

non pondrs
code major de 3, code de gray

redondants: codes dtecteurs et correcteurs derreurs d d t d dt t t t d


codes p parmi n, code biquinaire, code avec lments binaires de parit parit

codes alphanumriques
code ASCII (CTI 5), code ASCII t d U i d d 5) d tendu, Unicode

95
T.EA

Codes pondrs
Manipulation courante des nombres dcimaux (base 10) Systmes numriques : nombres binaires (base 2) Besoin de circuits ralisant la conversion :
dcimale binaire

Autres systmes de numration pour reprsenter de gros nombres binaires


Octal : base 8 Hexadcimal : base 16
96
T.EA

Code dcimal
Base 10
10 symboles : 0 1 2 3 4, 5, 6, 7, 8, 9 b l 0, 1, 2, 3, 4 5 6 7 8 systme poids positionnels
la valeur dun chiffre dpend de sa position dans le nombre

exemple
453,89610 = 4 x 102 + 5 x 101 + 3 x 100 + 8 x 10-1 + 9 x 10-2 + 6 x 10-3 Poids f t P id fort Poids d P id de rang 0 Poids f ibl P id faible

Tout nombre est la somme des produits de chaque chiffre par le poids de son rang dans le nombre
x = xi 10i avec xi {0;1;2;3;4;5;6;7;8;9}
i
T.EA

97

Code binaire
Base 2
2 symboles : 0 et 1 sy bo es systme poids positionnels
la valeur dun chiffre dpend de sa p p position dans le nombre

exemple
1011,0112=1 x 23 + 0 x 22 + 1 x 21 + 1 x 20 + 0 x 2-1 + 1 x 2-2 + 1 x 2,
3

Bit de poids fort (MSB)

Bit de poids faible (LSB)

= 8 + 2 + 1 + 0,25 + 0,125 = 11,37510

x = xi 2i avec xi {0;1}
i

98
T.EA

Code octal
Base 8
8 symboles : 0, 1, 2, 3, 4, 5, 6, 7 systme p y poids positionnels p
la valeur dun chiffre dpend de sa position dans le nombre

exemple
275,468=2 x 82 + 7 x 81 + 5 x 80 + 4 x 8-1 + 6 x 82=189,59375 10

x = xi 8i avec xi {0;1;2;3;4;5;6;7}
i

99
T.EA

Code hexadcimal
Base 16
16 symboles : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F q. dcimal : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10,11, 12,13,14,15 q binaire : 0000 0001 0010 0000, 0001, 0010,,1101,1110,1111 1101 1110 1111 systme poids positionnels
la l l valeur dun chiffre dpend de sa position dans le nombre d hiff d dd ii d l b

exemple
2A,1C16=2 x 161 + 10 x 160 + 1 x 16-1 + 12 x 16-2 =42,10937510

x = xi 16i avec xi {0;1;2;3;4;5;6;7;8;9; A; B; C ; D; E ; F }


i

100
T.EA

Comptage binaire
Avec N bits, on a 2N valeurs numriques Exemple : N=3
22 0 0 0 0 1 1 1 1 21 0 0 1 1 0 0 1 1 20 0 1 0 1 0 1 0 1 Eq. dcimal 0 1 2 3 4 5 6 7

MSB

LSB

101
T.EA

Conversion binaire dcimal


Binaire dcimal
somme de produit des chiffres binaires par son poids

Dcimal binaire
1re mthode : le nombre dcimal est exprim comme une puissance de 2 et on inscrit 1 ou 0 vis--vis des positions binaires appropries
ex : 39=32+4+2+1=1 x 25 + 0 x 24 + 0 x 23 + 1 x 22 + 1 x 21 + 1 x 20 = 100111

102
T.EA

Conversion binaire dcimal


2me mthode : division successive 100111 39 1 2 19 1

2 9 1

2 4 0

2 2 0

2 1 1

2 0

103
T.EA

Conversion octal dcimal


octal dcimal
somme de produit des chiffres octals par son poids

dcimal d i l octal t l
mthode par division successive (division par 8) 478 39 7 8 4 4

8 0

104
T.EA

Conversion octal binaire


Tableau de correspondance
Octal O l 0 1 2 3 4 5 6 7 Binaire Bi i 000 001 010 011 100 101 110 111

ex: 4728=100 111 010 1101001=001 101 001=1518

105
T.EA

Conversion hexadcimal dcimal


hexadcimal dcimal
somme d produit des chiffres crits en dcimals par de d it d hiff it d i l son poids

dcimal hexadcimal
mthode par division successive : division p 16 p par 1BC16 444 16 12 27 11

16 1 1

16 0
106

T.EA

Conversion hexadcimal binaire


Tableau de correspondance
Hexadcimal H d i l 0 1 2 3 4 5 6 7 8 9 A B C D E F Binaire Bi i 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

ex: 1BC=0001 1011 1100 0001 1110 1001=1E9

107
T.EA

Code complment
Coder les nombres ngatifs g
code complment la base code complment la base diminu

Oprateur d addition utilis pour les soustractions

108
T.EA

Code complment la base B


N positions A chaque position, un chiffre xi tel que 0 xi B-1 position B1 si 0 x BN/2 - 1 alors x N -2 N 1 x = -x N -1B + x i Bi N/2 x -1 alors BN+x si -B i =0 Remarques : en pratique B est pair Exemple : complment B=2 et N=4
x = -x 3 2 + x i 2i
3 i =0 2

x=-5=-1x23+0x22+1x21+1x20 x=16-5=1110=10112 x=5 =0x23+1x22+0x21+1x20 x=01012


109
T.EA

Code complment la base B


Exemple (suite) : B=2 et N=4 p ( )
7 6 5 4 3 2 1 0 -1 -2 -3 -4 -5 -6 -7 -8
T.EA

0111 0110 0101 0100 0011 0010 0001 0000 1111 1110 1101 1100 1011 1010 1001 1000

110

Code complment la base B restreint


N positions A chaque position, un chiffre xi tel que 0 xi B-1 position B1 si 0 x BN/2 - 1 alors x si -BN/2+1 x 0 alors BN-1+x Remarques
0 a deux reprsentations (0...00 et (B-1)(B-1)(B-1)) passage f il dun nombre son oppos : facile d b -x (x)2 = (BN-1-x)10

Exemple: B=2complment 1 (restreint-diminu)


x=5=01012 et -x=-5=10102 ou 24-1-5=10=10102
111
T.EA

Code complment 2
Codage des entiers dans un ordinateur Dcoule d l dfi i i D l de la dfinition modulo 2n d nombres d l des b
si x 0 : criture en binaire naturel de x, ventuellement complt par des 0 gauche lt d h si x < 0 : criture en binaire naturel de 2n + x ou 2n -x (modulo ( d l 2n)

exemple :
sur 8 bi si x = +83 x = 01010011 bits i 83 si x = -83 = 256-83=173 x = 10101101

remarque : MSB = bi d signe (N) bit de i


0+ 1112
T.EA

Code complment 2
Astuce de calcul
obtention rapide de loppos dun mot binaire A bt ti id d l d t bi i
-A=2n - A= 2n - 1 - A + 1 Nbr dont tous les chiffres binaires sont 1 Complment de A (0 1 et 1 0) Complment 1 ou complment restreint de A

A = A +1
exemple :

+ 83 = 01010011 - 83 = 10101100 + 1 = 10101101

bit de signe ( ) = 0 g (N) bit de signe (N) = 1


113

T.EA

Code complment 2
Rgle pratique : lecture de la droite vers la gauche (du LSB vers le MSB). Complmentation aprs le premier bit 1 1 rencontr et maintenu. Extension du bit de signe par la gauche exemple : sur 16 bits +83= +83 0000000001010011 -83 = 1111111110101101 Addition et soustraction se ramnent une mme opration Division et multiplication par des puissances de 2 sont des p p p dcalages arithmtiques droite et gauche (c--d avec conservation des signes) g )
114
T.EA

Code complment 10
Trouver loppos de 240 ( pp (nombres sur 3 digits) g )
complment 9 : C9(240)=103-1-240=759 complment 10 : C10(240) 759+1 760 C10(240)=759+1=760

Calculer 800-240
800 + (-240) = 800 + 760 = 1560 = 560 (modulo 103)

115
T.EA

Virgule fixe
Codage virgule fixe dun nombre dans la base B
N bits pour la partie entire et M bits pour la partie dcimale N 1

x = xN 1 x N 2 ... x0 , x1 x2 x3... x M =

avec xi {0,1,2,3..., B 1}
exemple :
B=2, N=3 et M=2 B=8, N=2 et M=1

i = M

x B
i

101,012=1x22+0x21+1x20+0x2-1+1x2-2=5,2510 24,68=2x81+4x80+6x8-1=20,7510

116
T.EA

Code DCB (8-4-2-1)


DCB =Dcimal Cod Binaire
reprsentation de chaque chiffre d nombre dcimal t ti d h hiff un b d i l par son quivalent en binaire Code C d pondr avec les poids 23, 22, 21, 20 d l id exemple : 978 dcimal 1001 0111 1000 DCB

Remarques :
4 bits pour chaque chiffre dcimal utilisation des groupes binaires de 0000 1001 un nombre DCB nest pas un nombre binaire pur b t b bi i
117
T.EA

Code DCB (8-4-2-1)


exemple : 26910=10001101 en binaire 26910=0010 0110 1001 en DCB

Avantage du code :
passage facile en dcimal et vice-versa

118
T.EA

Code Aiken (2-4-2-1)


Code complment 9 ou auto-complmentaire 4 l lments binaires bi i Pondr :
poids positionnel de chaque lment binaire : 2-4-2-1
Remarques : g p - diffrents codages pour certains chiffres

119
T.EA

Code major de trois (CMT)


CMT ou code excdant 3 ou code plus 3 C d d d l
permet de faciliter certains calculs arithmtiques complmentaire 9

Analogie avec le code DCB g


sauf quil faut ajouter 3 chaque chiffre dcimal avant de faire la conversion => code non pondr exemple : CMT(4)=4+3=7=0111 CMT(48) => 4+3=7 et 8+3=11 => 0111 1011

Tableau dcimal, DCB et CMT

T.EA

D cim a l 0 1 2 3 4 5 6 7 8 9

DCB 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

MCT 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

120

Code Gray (binaire rflchi)


Code dit di C d di distance minimale i i l
entre 2 reprsentations il ny a quun bit qui change

Code non pondr :


pas de poids affects aux positions binaires du code ne convient pas aux calculs arithmtiques
Dcimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Binaire 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Gray 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000

121

T.EA

Code alphanumrique
Codage des nombres, des lettres, des signes de ponctuation, ponctuation des caractres spciaux spciaux Code ASCII (American Standard Code for Information Interchange) ou ANSI X3 4 I f i I h ) X3.4
code 7 bits soit 27=128 groupes possibles

Dcimal=ligne+colonne Exemple : A6510


122
T.EA

Code ASCII tendu


EBCDIC (Extended Binary Coded Decimal g ) Interchange Code) : 8 bits
6 versions incompatibles entre-elles. Code ASCII tendu OEM (les 1er IBM PC) Code ASCII tendu ANSI (syst. exploitation rcents)

123
T.EA

Code ASCII tendu

124
T.EA

Unicode
Standard UNICODE
codage sur 16 bits ( 30 000 caractres couvrant la plupart des langages du monde.) 128 premiers caractres == caractres ASCII i t t 128 suivants== caractres LATIN 1 de lASCII puis, les caractres cyrilliques, armniens, hbreux, arabes, sanscrit, bengali, etc , , g , englobe galement plus de 20 000 idogrammes chinois Han

125
T.EA

Codes dtecteurs derreurs


Transmission de donne (voies hertzienne, filaire)
metteur rcepteur

Stockage d d dans une mmoire (disquette, S k de donnes d i (di disque dur) Probabilit non nulle quune erreur survienne

126
T.EA

Codes p parmi n
A chaque chiffre dcimal correspond n lments binaires d t bi i dont p sont 1 et n-p 0 t t
si le nbr de 1 est diffrent lenvoi et la rception, il y a une erreur. Permet de dtecter 1 erreur ex : code 2 parmi 5 p

127
T.EA

Code biquinaire
Compos de 2 groupes dlments binaires chacun contenant un 1 Permet de dtecter 2 erreurs (une dans chaque groupe)

128
T.EA

Codes avec lments binaires de parit


Nbr total de 1 pair (impair)
exemple :
0 0 0 0 1 0 0 1 0 1 0 0 0 0 1

bit de parit paire

Dtection de la place d un bit erron un


codage en 2D (lignes et colonnes)
Contrle horiz. Emission Rception

Contrle vertical
T.EA

129

Codes dtecteurs et correcteurs derreurs


Augmentation du nombre de bits de parit
dtection, localisation et correction des erreurs ex : code de Hamming (cf. TD)

130
T.EA

Classification
Applications
Traitement de l'information Comptage p g Visualisation Arithmtique binaire q Addition, soustraction Chiffres, lettres, caractres Transmission des donnes numriques Minimisation d'erreur Simplification Tableau de Karnaugh Asservissement Dtecteur d' D d'erreur Dtection et correction d'erreurs

Codes recommands
binaire BCD MCT, aiken, Compl.1 et 2 p

ASCII, unicode

Gray

p parmi n, bi i i bi d parit i biquinaire, bit de i Hamming


131

T.EA

Chapitre IV :Oprateurs logiques composs - T Transcodeurs d

132
T.EA

Oprateurs logiques composs


Composs p p partir doprateurs de base p Elments de conditionnement de donnes (mux) ou de contrle d lments logiques (dcodeur) dlments Notation :
variable peut tre active ltat 0 ou 1 pour indiquer que la variable x est active l tat 0, on ltat lcrit x

133
T.EA

Multiplexeur p vers 1
Dfinition
Organe qui reoit p entres de donnes et transmet par O i it t d d tt t sa sortie une de ces entres au choix pour n entres de contrle d l p=2n entres de 2 d donnes aux maximum et 1 sortie de donnes parfois, une entre de validation supplmentaire V
V
n entres de contrle 2n entres de donnes

MUX

1 sortie de donnes

134
T.EA

Multiplexeur p vers 1
Exemple dun multiplexeur 4 vers 1
a et b : entres de contrles x0x3 : entres de donnes s : sortie
s = x 0 a b + x1a b + x 2 ab + x 3ab

a b x0 x1 x2 x3
135

T.EA

Multiplexeur de mots dentres


Peut tre vu comme un ensemble de multiplexeurs p vers 1 fonctionnant simultanment avec la mme adresse
Mot n0
0 x-1

Mot ni

0 x-1

Mot nN-1

0 x-1

MUX de N mots de x bits

0 x-1

Mot de sortie

N bits de contrle
T.EA

136

Multiplexeur de mots dentres


Exemple : multiplexeur de 4 mots de 2 bits
4 mots : a=a1a0, b=b1b0, c=c1c0, d=d1d0 2 bits de contrle : x et y 1 mot en sortie s=s1s0
a a1 0 b b1 0 c c1 0 d d1 0

MUX 41
x y x y

s s1 0

137
T.EA

Multiplexeur - Gnrateur de fonctions


Thorme dexpansion de Shannon
f ( a , b) = a b f (0,0) + abf (0,1) + a b f (1,0) + abf (1,1)

Multiplexeur 4 vers 1
entres : x0 x3, bits de contrle : a et b, sortie : s s = a bx0 + abx1 + a bx2 + abx3

Possibilit de raliser toutes les fonctions de 2 variables i bl


entres de contrle du multiplexeur variables de la fonction entres du multiplexeur valeurs de la fonction
138
T.EA

Multiplexeur - Gnrateur de fonctions


Toute fonction logique de N variables est ralisable avec un multiplexeur 2N vers 1 Exemple : table de vrit de la fonction majorit
f ( c, b, a ) = cba + cba + cba + cba
N 0 1 2 3 4 5 6 7 c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a f(c,b,a) y 0 0 y0 1 0 y1 0 0 y2 1 1 y3 0 0 y4 1 1 y5 0 1 y6 1 1 y7

0 0 0 1 0 1 1 1

y0 y1 y2 y3 Mux y4 y5 8vers1 y6 y7 2 1 0
2 2 2

f(c,b,a)

c b a
139

T.EA

Multiplexeur - Gnrateur de fonctions


Toute fonction logique de N variables est ralisable avec un multiplexeur de 2N-1 vers 1 Exemple : f (c, b, a ) = cba + cba + cba + cba
f ( c, b, a ) = cb.a + cb.a + cb.1
c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a f(c,b,a) cb 0 0 00 1 0 0 0 01 1 1 0 1 10 1 0 0 1 11 1 1 f 0 a /a 1 y y0 y1 1 y2 y3

0 a

y0 y1 f

Mux y2 4vers1 /a y 1 3 1 0
2 2

c b
140

T.EA

Convertisseur parallle srie


Envoy sur une seule ligne une donne binaire q code sur n bits de manire srie. Chaque bit envoy tant espac dun temps fixe Balayage cyclique des entres de slection du mux
conversion parallle srie

Exemple :
a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 s 1 1 0 0 1 1 0 1

1 0
000 001 010 011 100 101 110 111

141
T.EA

Dmultiplexeur 1 vers p
Dfinition
Organe qui reoit 1 entre de donnes et la transmet par O i it t d d tl t t une de ses sorties au choix pour n entres de contrle d l p=2n sorties de 2 i d donnes aux maximum et 1 entre de donnes parfois, une entre de validation supplmentaire
V
n entres de contrle 1 entre de donnes DEMUX 2n sorties de donnes

142
T.EA

Dmultiplexeur 1 vers p
Exemple dun dmultiplexeur 1 vers 4
a et b : entres de contrles (a poids faible, b poids fort) faible x : entre de donnes s0s3 : sorties de donnes i d d
s0 = x a b s1 = xa b s2 = x ab s3 = xab
x a b s0 s1 s2 s3
143
T.EA

Dmultiplexeur-Gnrateur de fonctions
Table de vrit de la fonction majorit
f ( c, b, a ) = cba + cba + cba + cba
N 0 1 2 3 4 5 6 7 c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a f(c,b,a) y ( , , ) 0 0 y0 1 0 y1 0 0 y2 1 1 y3 0 0 y4 1 1 y5 0 1 y6 6 1 1 y7

y0 y1 y2 Dmux y3 y 1vers8 y4 5 y6 y7 2 1 0
2 2 2

f(c,b,a)

c b a

144
T.EA

Gnrateur et contrleur de parit


Principe
ajouter des lments binaires supplmentaires dans linformation utile contrler vrification de l intgrit de l information utile en lintgrit linformation recalculant les lments binaires et en les comparant avec les lments binaires ajouts
identique : information utile exploitable d e diffrent : information utile inexploitable o o u e e po be

Utilisation
Contrler la bonne transmission des donnes Contrler le bon fonctionnement de la mmoire vive d un ordinateur
145
T.EA

Gnrateur et contrleur de parit


Gnrateur de parit logique (parit paire) G d il i ( i i )
Utilisation de la proprit du XOR :
vaut 1 si le nombre de variables gales 1 est impair vaut 0 si le nombre de variables gales 1 est pair ou nul

Gnrateur dimparit logique (parit impaire)


Obtenu en complmentant la sortie du gnrateur de parit
vaut 0 si le nombre de variables gales 1 est impair vaut 1 si le nombre de variables gales 1 est pair ou nul

146
T.EA

Gnrateur et contrleur de parit


Exemple
Gnrateur de parit paire G t d it i x3 x2 x1 x0 Contrleur de parit paire P x0 x1 x2 x3
T.EA

P = x3 x2 x1 x0
(1 si nbr de 1 impair, sinon 0)

x0 x1 x2 x3

Vers le rcepteur

E = P x3 x2 x1 x0
(1 =erreur, 0 pas derreur)
147

Transcodeur
Dfinition
fonction f ti permettant de passer dun code A un code B tt t d d d d p entres k sorties Dcodeur : n entres 2n sorties max dont une seule est valide (En)codeur : 2n entres n sorties

Caractristiques gnrales

V x0 x1 xn 2 n-2 xn-1

Contrle C t l Code 1
y0 ypyp2
1

Code 2

148

T.EA

Dcodeur
Pour chaque combinaison des variables dentres, une seule variable de sortie est active n entres, m entres de contrle, p sorties (2n max) dcodeur complet : n entres et 2n sorties Exemple :
V x0 x1 x2

contrle 3 vers 8 (bin/oct)

y0 y1 y2 y3 y4 y5 y6 y7
149

T.EA

Dcodeur
Table de vrit
V 0 1 1 1 1 1 1 1 1 c X 0 0 0 0 1 1 1 1 b X 0 0 1 1 0 0 1 1 a X 0 1 0 1 0 1 0 1 y y0 0 1 0 0 0 0 0 0 0 y y1 0 0 1 0 0 0 0 0 0 y y2 0 0 0 1 0 0 0 0 0 y y3 0 0 0 0 1 0 0 0 0 y y4 0 0 0 0 0 1 0 0 0 y y5 0 0 0 0 0 0 1 0 0 y y6 0 0 0 0 0 0 0 1 0 y y7 0 0 0 0 0 0 0 0 1

Equations logiques des yi


y0 = V c b a y1 = V cba y2 = V cba y3 = V cba y4 = Vcba y5 = Vcba
y6 = Vcba y7 = Vcba
150
T.EA

Dcodeur
Schma logique
a b c V

y0

y1

y2

y3

y4

y5

y6

y7
151

T.EA

Dcodeur - Gnrateur de fonction


Table de vrit de la fonction majorit
Sortie gale 1 ou 0 selon qu il y a plus de 1 ou de 0 il
f ( c, b, a ) = cba + cba + cba + cba
N 0 1 2 3 4 5 6 7 c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a f(c,b,a) y 0 0 y0 1 0 y1 0 0 y2 1 1 y3 0 0 y4 1 1 y5 0 1 y6 1 1 y7

y0 y1 2 y2 c 21 y3 2 b 0 3 vers 8 y4 y5 a 2 y6 y7

f(c,b,a)

Souvent assimil un dmultiplexeur


dcodeur/dmultiplexeur
152
T.EA

Adressage mmoire
Mmoire == tableau dlments binaires Envoi d un numro de ligne (adresse) => lecture d un mot dun dun en mmoire Une mmoire de 1024 lignes, ncessite 10 bits dadresse lignes Le dcodeur permet la slection d une seule ligne un instant d i t t donn
Ligne 0 Ligne i 10 01101000 mmoire

Adresse i

dcodeur

Ligne 1023

Chip Select (CS)


T.EA

01101000

Sortie ligne i

Autorisation accs mm.

153

Dcodeur 7 segments
Afficher un chiffre dcimal sur un afficheur 7 segments
a f e g d
a b

b c dp d

Anode

cathode
d e f g dp

Vanode > Vcathode

Afficheurs cathodes ou anodes communes


c

dp

pour la suite on ne tient pas compte du dp (decimal point) i )


T.EA

154

Dcodeur 7 segments
Chiffres Chiff et caractres affichs ffi h

Remarque :
6, 9 6 7, 9, c, e peuvent tre reprsents par

les circuits commerciaux gnrent aprs 9 dautres g p symboles


T.EA

155

Dcodeur 7 segments
Pour la suite, on ne tient pas compte des valeurs a suprieures 9 b A c B Dcodeur 7 segments d bin/7seg C e D Table de vrit f
g

N 0 1 2 3 4 5 6 7 8 9
T.EA

D 0 0 0 0 0 0 0 0 1 1

C 0 0 0 0 1 1 1 1 0 0

B 0 0 1 1 0 0 1 1 0 0

A 0 1 0 1 0 1 0 1 0 1

a 1 0 1 1 0 1 1 1 1 1

b 1 1 1 1 1 0 0 1 1 1

c 1 1 0 1 1 1 1 1 1 1

d 1 0 1 1 0 1 1 0 1 1

e 1 0 1 0 0 0 1 0 1 0

f 1 0 0 0 1 1 1 0 1 1

g 0 0 1 1 1 1 1 0 1 1

156

Dcodeur 7 segments
Obtention des quations aprs simplification Ob i d i i lifi i
Segment a
dc\ba 00 01 11 10 00 1 0 X 1 01 0 1 X 1 11 1 1 X X 10 1 1 X X dc\ba 00 01 11 10

Segment b
00 1 1 X 1 01 1 0 X 1 11 1 1 X X 10 1 0 X X

a = B + D + CA + C A

b = C + BA + B A

Segment c
dc\ba d \b 00 01 11 10 00 1 1 X 1 01 1 1 X 1 11 1 1 X X 10 0 1 X X dc\ba 00 01 11 10

Segment d
00 1 0 X 1 01 0 1 X 1 11 1 0 X X 10 1 1 X X

c = D+C + B+ A
T.EA

d = D + C A + B A + BC + C B A
157

Dcodeur 7 segments
Segment e
dc\ba 00 01 11 10 00 1 0 X 1 01 0 0 X 0 11 0 0 X X 10 1 1 X X dc\ba 00 01 11 10

Segment f
00 1 1 X 1 01 0 1 X 1 11 0 0 X X 10 0 1 X X

e = BA+ CA

f = D + CB + BA+ C A

Segment g
dc\ba 00 01 11 10 00 0 1 X 1 01 0 1 X 1 11 1 0 X X 10 1 1 X X

g = D + C B + B A + CB
158
T.EA

Encodeur
Oprateur inverse du dcodeur G 2n entres, contrle m entres de contrle x0 encodeur n sorties
n1 X2n-1

y0 yn-1 n1

Permet de rduire le nombre d informations dinformations vhicules


codage des touches dun clavier : passage du systme d d t h d l i d t dcimal au systme binaire
159
T.EA

Encodeur
Exemple l
x3 0 0 0 1 x2 0 0 1 0 x1 0 1 0 0 x0 1 0 0 0 y1 0 0 1 1 y0 0 1 0 1

Une seule entre active la fois Pour tous les autres cas, y1 y0 0 y1=y0=0 (par dfaut)

Eq. Logiques
y0 = x3 x2 x1 x0 + x3 x2 x1 x0 = x2 x0 ( x3 x1 ) y1 = x1 x0 ( x3 x2 )
x0 x2 x1 x3 y1
160
T.EA

Schma logique

y0

Encodeur prioritaire
Problme de lencodeur
indtermination si plusieurs combinaisons dentres i dt i ti i l i bi i d t sont actives en mme temps si x1=x2=1 et x0=x3=0 alors y1=y0=0 (par dfaut) sur i 1 2 1 0 3 0 l 1 0 0( df ) lexemple prcdent

Solution : ordre de priorit pour les sorties


la sortie reprsente lentre active de p fort p p plus poids

161
T.EA

Encodeur prioritaire
Exemple :
clavier avec 9 touches table de codage
e 1 2 3 4 5 6 7 8 9 A 0 0 0 0 0 0 0 1 1 B 0 0 0 1 1 1 1 0 0 C 0 1 1 0 0 1 1 0 0 D 1 0 1 0 1 0 1 0 1

1 2 3 4 5 6 7 8 9

A B C D

Table de vrit en tenant compte des priorits

e9 e8 e7 e6 e5 e4 e3 e2 e1 1 X X X X X X X X 0 1 X X X X X X X 0 0 1 X X X X X X 0 0 0 1 X X X X X 0 0 0 0 1 X X X X 0 0 0 0 0 1 X X X 0 0 0 0 0 0 1 X X 0 0 0 0 0 0 0 1 X 0 0 0 0 0 0 0 0 1

A 1 1 0 0 0 0 0 0 0

B 0 0 1 1 1 1 0 0 0

C 0 0 1 1 0 0 1 1 0

D 1 0 1 0 1 0 1 0 1

162
T.EA

Encodeur prioritaire
Equation logique i l i
A = e9 + e9e8 = e9 + e8 B = e9e8e7 + e9e8e7e6 + e9e8e7e6e5 + e9e8e7e6e5e4 = e9e8( e7 + e6 + e5 + e4) C = e9e8e7 + e9e8e7e6 + e9e8e7e6e5e4e3 + e9e8e7e6e5e4e3e2 = e9e8( e7 + e6 + e5e4(e3 + e2)) D = e9 + e9e8e7 + e9e8e7e6e5 + e9e8e7e6e5e4e3 + e9e8e7e6e5e4e3e2e1 = e9 + e8( e7 + e6( e5 + e4( e3 + e2e1)))

163
T.EA

Encodeur prioritaire
Schma logique S h l i
e9 e8 e7 e6 e5 e4 e3 e2 e1

1
& & & & & & & & & & & & &

1
A
T.EA

1
B

1
C

1
D
164

Chapitre V : Comparateur - Arithmtique binaire bi i 1

165
T.EA

Comparateur binaire
Comparaison entre 2 mots binaires 2 types d comparaison de i
comparaison logique : bit bit comparaison arithmtique

Comparateur logique monobit


E a b

Comparateur

a>b a=b a<b

Sa >b = Ea b S a =b = E a b Sa <b = E ab

E est une entre d autorisation mais sert de dtecteur dgalit d l d lit des lments binaires de poids suprieurs t bi i d id i
T.EA

166

Comparateur de 2 mots binaires


Montage cascade
A A A=A3A2A1A0 et B B3B2B1B0 B=B
1 A3 B3 A2 B2 A1 B1 A0 B0
T.EA

E a b E a b E a b E a b

a>b

COMP a = b
a<b a>b

A>B

COMP a = b
a<b a>b

A<B

COMP a = b
a<b a>b

COMP a = b
a<b

A=B

167

Comparateur de 2 mots binaires


Comparateur l i C logique de 2 mots de 4 bits d d bi
Entre A

A>B

A0

A1

A2

A3

A>B A=B A<B

Entre E

A=B Comparateur 4 bits A<B B0 B1 B2 B3

Sortie S

Entre B

Entre E permet des montages en cascade


extension des comparaisons de plus de 4 bits
168
T.EA

Comparateur de 2 mots binaires


Table de vrit
A, B A>B Entres A, B A3, A3 B3 A2 B2 A1 B1 A0 B0 A2, A1, A0, A3>B3 X X X A3=B3 A2>B2 X X A3=B3 A2=B2 A1>B1 X A3=B3 A2=B2 A1=B1 A0>B0 A3<B3 X X X A3=B3 A2<B2 X X A3=B3 A2=B2 A1<B1 X A3=B3 A2=B2 A1=B1 A0<B0 A3=B3 A2=B2 A1=B1 A0=B0 3 3 0 0 A >B A'>B' X X X X X X X X 1 0 0 Entres E A B A'=B' A <B A'<B' X X X X X X X X X X X X X X X X 0 0 1 0 0 1 A>B 1 Sorties S A B A=B A<B 0 0

A<B

A=B

1 0 0

0 1 0

0 0 1

S A> B = E A3 > B3 + E A3 = B3 E A2 > B2 + E A3 = B3 E A2 = B2 E A1 > B1 + E A3 = B3 E A2 = B2 E A1 = B1 E A0 > B0 + E A3 = B3 E A2 = B2 E A1 = B1 E A0 = B0 E A'> B ' S A< B = E A3 < B3 + E A3 = B3 E A2 < B2 + E A3 = B3 E A2 = B2 E A1 < B1 + E A3 = B3 E A2 = B2 E A1 = B1 E A0 < B0 + E A3 = B3 E A2 = B2 E A1 = B1 E A0 = B0 E A'< B ' S A= B = E A3 = B3 E A2 = B2 E A1 = B1 E A0 = B0 E A'= B '
169
T.EA

Comparateur de 2 mots binaires


Montage cascade : comparaison sur 8 bits
X=X X X7X6X5X4X3X2X1X0 et Y=Y7Y6Y5Y4Y3Y2Y1Y0 tY Y X0 X1 X2 X3 0 1 0
A>B A0 A1 A2 A3 A>B A=B A<B A>B

X4 X5 X6 X7
A0 A1 A2 A3 A>B A=B A<B

A=B Comparateur 4 bits A<B B0 B1 B2 B3

A=B Comparateur 4 bits A<B B0 B1 B2 B3

Y0 Y1 Y2 Y3

Y4 Y5 Y6 Y7

170
T.EA

Additionneur binaire
Oprateur important dans les systmes numriques
Opration de soustraction, multiplication et division sont des variantes de lopration d addition

Etude des additionneurs sur 2 mots binaires Addition logique (OU) et addition binaire
1+1=1 1+1+1=1 1+1=0 +report de 1 1+1+1=1 + report de 1

171
T.EA

Demi-additionneur (HA)
Demi additionneur monobit
si = a i b i ci +1 = a i bi
Gnration dune retenue

ai bi

si ci+1
172

T.EA

Additionneur complet (FA)


Table de vrit
s i = a i bi ci ci +1 = a i b i + ci ( i + b i ) (a ou
Gnration dune retenue

ci +1 = a i b i Propagation dune retenue Propagation d une retenue dune Gnration/Propagation dune retenue
ai bi ci
T.EA

+ ci (a i b i )

ai bi

HA

si

ai bi

HA

si

si ci+1
173

ci+1

ci+1

Additionneur parallle n bits


Propagation de retenue srie
bn-1 an 1 n-1 cn b 1 a1 b 0 a0

FA cn-1
sn-1

c2

FA
s1

FA c1 (HA)
s0

( (co=0) )

Temps de calcul critique


Tpfa : temps mis pour raliser une addition monobit Temps de calcul pour n bits : n.Tpfa

174
T.EA

Additionneur parallle n bits


Retenue anticipe i i
Ide :
prvoir la valeurs des retenues ci au lieu d attendre quelles se soient propages calculer la retenue par groupe dadditionneurs sans attendre celle de l l l t d dditi tt d ll d ltage prcdent

Posons Gi=aibi a Pi=ai+bi

terme de gnration terme de propagation

si ai=bi=0 ci, ci+1=0 : pas de retenue =0, si ai ou bien bi = 1, ci+1= ci : propagation de la retenue (Pi) si ai=bi=1 ci, ci+1=1 : gnration d une retenue (Gi) =1, dune

la retenue ci+1 est gnre au rang i ou propage par le rang i avec la retenue entrante ci : ci+1=Gi+Pi.ci c
T.EA

175

Additionneur : retenue anticipe


Additionneur complet cascadable sur 4 bits Addi i l d bl bi
i=0 : c1= G0+P0c0 i=1 : c2= G1+P1c1= G1+P1 (G0+P0c0)= G1+P1G0+P1P0c0 = G+ Pc0 i=2 : c3= G2+P2c2 = G2+P2(G1+P1G0+P1P0c0) = G2+P2G1+P2P1G0+P2P1P0c0 i=3 : c4= G3+P3c3 = G3+P3(G2+P2G1+P2P1G0+P2P1P0c0) = G3+P3G2+ P3P2G1+ P3P2P1G0+ P3P2P1P0c0

Dernire retenue (retenue anticipe) calcule avec seulement les termes de gnration, de propagation et la retenue entrante c0
T.EA

176

Additionneur : retenue anticipe


Schma logique
G0 P0 c0 G1 G0 P1 P0 c0 c1 G2 G1 P2 P1 G0 c2 P0 c0 G3 G2 P3 P2 G1 P1 G0 P0 c0
T.EA

c3

c4

177

Additionneur : retenue anticipe


Schma synoptique
b 3 a3 b 2 a2 b 1 a1 b 0 a0 c0

Calcul des termes P et G G3 P3 G2 P2 G1 P1 G0 P0 Calcul des retenues p anticipes


c1 c2 c3 c4

=1 1
c4 S3

=1 1
S2

=1 1
S1

=1 1
S0
178

T.EA

Carry Select Adder


Acclrer le calcul Introduction du paralllisme p
CO

FA

FA

FA

FA

FA

FA

FA

FA

FA

Dcoupage en blocs : 3 TpFA bl


CO

FA

FA

FA

FA

FA
CO 0 1 0 1

FA FA FA FA FA FA FA FA FA FA FA

FA FA FA FA FA FA

FA

FA

Paralllisation
CO

FA FA FA

FA FA FA

FA FA FA

5 TPFA

179

T.EA

Carry Select Adder


Optimisation : cas de N=15 bits p
3, 4, 4, 4 blocs et 3 multiplexeurs : 7 TpFA 3, 3, 4, 3 3 4 5 blocs et 3 multiplexeurs : 6 TpFA

180
T.EA

Demi-soustracteur (HS)
Table de vrit
si = a i b i ci +1 = a i bi

ai bi

si ci+1

181
T.EA

Soustracteur binaire
si=ai - bi - ci Table de vrit
ai bi ci
si = a i bi c i ci+1 = a i bi + a ici + bici

Soustracteur

si ci+1

Remarque :
en pratique, le soustracteur n est pas ralis partir de ces nest quations choix d un code adquat pour An, Bn et Rn-1 dun
utilisation de ladditionneur en tant que soustracteur
T.EA

182

Soustracteur parallle n bits


Propagation de retenue srie
bn-1 an 1 n-1 cn b 1 a1 b 0 a0

FS cn-1
sn-1

c2

FS
s1

FS c1 (HS)
s0

( (co=0) )

De mme que ladditionneur, il existe un soustracteur propagation de retenue anticipe

183
T.EA

Additionneur/soustracteur binaire
Similitude Si ili d entre ladditionneur et le soustracteur l ddi i l
diffrence : calcul de la retenue ajout dune entre de commande, add/sub , pour choisir entre additionneur et soustracteur, ,

si = a i bi c i
ai

ci +1 = (add/sub a i ) bi + (add/sub a i )ci + bici


bi ci
add/sub

si

ci+1
184
T.EA

Ecriture des nombres signs: signe-valeur signe valeur absolue


Ajout dun bit de signe Code signe-valeur absolue signe valeur
0 1 0 1 0 0 1 1 1 1 0 1 0 0 1 1 +83 -83 arithmtique sous-jacente et circuits raliss complexes sous jacente
additionneur et soustracteur en signe et module

utilisation pour les nombres flottants prfrence pour la notation en complment 2 (complment vrai) ( l t i)
185
T.EA

Exemple
Addition directe
Sur 8 bits : 4 + (-7) 4 00000100 et -7 10000111 7 4 + (-7) 10001011 -13!!! FAUX

Traitement spar signe & valeur absolue


| |-7|| > ||4| signe | g |-7| - |4| 7 4 0000111 0000100 = 0000011 D o Do 4 + (-7) = -3 ( 7) 3

186
T.EA

Additionneur/soustracteur en signe et valeur absolue g


Opration Comparaison SA demande des signes SA= SB SB Comparaison de la valeur absolue Opration effective

A+B A = B A B ou B A BA AB A B ou B A BA AB A+B A = B A B ou B A BA AB A B ou B A BA AB
1

Signe du rsultat SR =SA= SB 0 SR = SB=1 SR = SA=0 0 SR = SB=0 SR = SA=1 SR = S A 0 1 SR =SA= SB=1 0 0 SR =SA= SB=1

Rem.

R=0

0 Add(=0) ( ) S A S B

A < B A > B A = B

R=0

A < B A > B

S A S B

R=0

0 Sub (=1) SA= SB

A < B A > B A = B

R=0

A < B A > B

187
T.EA

Ecriture des nombres signs: compl. 2


Complment 2 : astuce de calcul
reprsentation dun nombre ngatif (-A) par son t ti d b tif ( A) complment vrai (complment la base 2) obtention rapide de loppos dun mot binaire A b i id d l d bi i
2n - A= 2n - 1 - A + 1 Nbr dont tous les chiffres binaires sont 1 Complment de A ( (0 1 et 1 0) ) Complment 1 ou complment restreint de A

A = A + 1 ou de la droite vers la gauche juquau 1er


1 quon conserve puis on inverse systmatiquement qu on exemple :

+ 83 = 01010011 - 83 = 10101100 + 1 = 10101101


T.EA

bit de signe ( ) = 0 g (N) bit de signe (N) = 1188

Addition : complment 2
A+B
A>0 B>0 0,
( +9) 01001 + ( +4) 00100

A<0, A<0 B<0

( 9) 10111 ) + ( 4) 11100 10011

01101

A > 0, B < 0

( +9) 01001 + ( 4) 11100 (-4) 00101

A=-B

( +4) 00100 + ( 4) 11100 00000

A < 0, B > 0

(-9) 10111 + ( +4) 00100 11011

189
T.EA

Soustraction : complment 2
A-B
prendre le complment 2 de B : faire A + (-B) La retenue est pris en prenant le complment de la retenue obtenue exemple : A=9 et B=4
( +9) 01001 + ( 4) 11100 (-4) 00101

Et C=0 (car not(1)) C 0( t(1))

Opration de soustraction est ralise laide de l oprateur d addition loprateur daddition


190
T.EA

Addition/soustraction en compl. 2
bn-1 an-1 b 1 a1 b 0 a0

add/ b dd/sub

cn

FA cn-1
sn-1

c2

FA
s1

c1

FA c o
s0

191
T.EA

Dpassement de capacit
Reprsentation des nombres sur un nombre fini de positions N Rsultat de lopration sur N+1 position Exemple : sur 8 bits p
Arithmtique non signe
255 + 8 1111 1111 + 0000 1000 1 0000 0111 9me bit bit de carry (CF), retenue de la dernire addition indique quil y a un dbordement de capacit CF est activ

Arithmtique signe A ith ti i


-1 +8 1111 1111 + 0000 1000 1 0000 0111 Ce bit (la retenue) est ignor et le rsultat est correct -> Overflow >

Choix du type sign ou non sign


192
T.EA

Overflow (V)
Arithmtique signe
Addition de deux nombres de mme signes Obtention dun rsultat de signe incorrect

Exemples E l
( +9) 01001 ) + ( +8) 01000
(9) 10111 ) + (8) 11000 ( 9) 10111 ) ( +8) 01000

(+9) 01001 ) (8) 11000 10001 faux

10001 faux

01111 faux

01111 faux

Arithmtique non signe


Overflow O fl (V) d it tre ignor doit t i Exemple : 9 + 8 01001 + 01000 = 10001 17
193
T.EA

Overflow (V)
Dtermination de loverflow:
Comparer le bit de signe des nombres additionns/soustraits (an-1, bn-1) avec le bit de signe de la somme/soustraction (sn-1)
an-1 bn-1 sn-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 cn cn-1 V+ cn cn-1 V0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 0

V+ = a n 1 b n 1s n 1 + a n 1b n 1 s n 1 V = a n 1b n 1s n 1 + a n 1 b n 1 s n 1 V = add/sub.V+ + add/sub V V /sub.V

V = c n 1 c n
194

T.EA

Additionneur en DCB
Chaque chiffre dcimal est cod sur 4 bits de 0000 1001 Somme 9 5 0101
+ 3 + 0011 8 1000

Somme > 9
1 9 1001 + 8 + 1000 17 1 0001 somme non valide 0110 addition de 6 pour corriger 1 0111
195
T.EA

Additionneur en DCB
Additionneur en DCB 4 bits
S est compris entre 00000 et 10010 Cas o il faut ajouter 6 (0110)
A 3A 2 A1A 0 + B3B2 B1B0 S4S3S2S1S0

Y = S4 + S3 ( S2 + S1 )

196
T.EA

Additionneur en DCB
Schma logique
B 3 B 2 B 1 B 0 A3 A2 A1 A0 Additionneur 4 bits

Report appliqu l additionneur ladditionneur DCB suivant

S4

S3

S2

S1

S0

C0 Report de ladditionneur de rang infrieur

Additionneur 4 bits

C0=0

3 2 1 0 Somme DCB
T.EA

197

Additionneur en DCB
Montage cascade (3 chiffres)
B11B10B9B8 A11A10A9A8 B7B6B5B4 A7 A6 A5 A4 B 3 B 2 B 1 B 0 A3 A2 A1 A0

Additionneur DCB
111098

Additionneur DCB
7654

Additionneur DCB
321 0

Centaine

Dizaine

Unit
198

T.EA

Incrmateur : B+1
Une entre de ladditionneur 1 et lautre 0
bn-1 0 cn b1 0 b0 0 c1

FA cn-1
sn-1

c2

FA
s1

FA
s0

co=1

Cellule lmentaire : HA
ci bi
T.EA

si ci+1
199

Comparateur arithmtique
Utilisation de ladditionneur/soustracteur pour raliser des comparaisons li d i
B A

Additionneur/soustracteur Addi i /

Circuit de dcision

A<B
T.EA

A=B

A>B
200

Remarques
Addition vue comme une table
Dcodage de 2N bits vers N+1 bits Considrer chaque bit de sortie comme une fonction logique quelconque des bits d'entres
Utilisation de porte logique Utilisation dune mmoire

La complexit croit exponentiellement avec le nombre de bit

201
T.EA

Remarques
Addition de plusieurs oprandes
N bits

XXXXX + XXXXX + XXXXX YYYYYYY

MO d Oprandes

Nbr de bits ncessaire au codage du l d rsultat =N+log2M bi N l bits


b i ai

Additionneur srie
D FA
si
T.EA

202

Remarques
Additionneur en arbre
N N+1 N+2 N M oprandes sur N bits N N+1 N
M-1 additionneurs log2M tages

203
T.EA

Remarques
Estimation Vitesse-Surface pour un additionneur Surface Sfa Vitesse Tpfa N bits N N Add. Prop Add Prop. Retenue
Add. Retenue Anticipe 2N (N=4) pb de fan-in Carry S l t Add C Select Adder Add. Arbre 2N Nlog2N Indpt de N (th.) log2N 2N 2log2N

Arithmtique sature q
Problme :
A code sur 3 bits valeur max de A= 7 Si S=A+1=7+1=8 => S 000 +1 report S A+1 7+1 8 > S=000

S
T.EA

Problme

S
204

Chapitre VI : Arithmtique 2 Multiplieur-Diviseur M lti li Di i

205
T.EA

Multiplieur binaire
Exemples
0111 (7) ( ) x 0101 (5) 0111 0000 0111 - 0000 - - 0100011 0111 (7) ( ) x 1011 (11) 0111 0111 0000 - 0111 - - 100110 1
multiplicande p multiplicateur

produit

Nombre de bits du rsultats


A crit sur N bits et B sur M bits rsultat de A x B crit sur N+M bits
206
T.EA

Multiplieur binaire
a 3a 2a1a 0 x b3b2 b1b0 p03p02 p01p00 p13p12 p11p10 p23p22 p21p20 p33p32 p31p30 S7 S6 S5 S4 S3 S2 S1 S0

aj b i

Gnration des produits partiels

pij

Succession de dcalage et daddition de loprande A ou de 0

bi ai ci+1FA ci si
207

T.EA

Multiplieur binaire parallle 3 x 3


a2 a1 a0 b0

b1

bi ai ci+1FA ci si

bi ai ci+1FA ci si

bi ai ci+1FA ci si

0 b2

bi ai ci+1FA ci si

bi ai ci+1FA ci si

bi ai ci+1FA ci si

0 S1 S0
208

S5
T.EA

S4

S3

S2

Multiplieur en signe et module


Traitement spar des signes et modules
Multiplication binaire p p pour les modules Signe : ouexclusif entre les signes du multiplicande et multiplicateur

Nombre de bits du rsultats


A i sur N bi et B sur M bi crit bits bits |A| crit sur N-1 bits et |B| crit sur M-1 bits rsultat |A| x |B| crit sur N+M-2 bits rsultat de A x B crit sur N+M-1 bits

Remarque: nombre de bits du rsultat est gal N+M-1 pour une multiplication en complment 2
209
T.EA

Multiplication en complment 2
Problme
0111 (7) x 0101 (5) 0111 0000 0111 - 0000 - - 0100011
1001 (-7) ( ) x 0101 (5) 1001 0000 -

1001 - 0000 - - 0101101 (45)

210
T.EA

Multiplication en complment 2
Exemple
0111 (7) x 0101 (5) 0111 0000 0111 - 0000 - - 0100011 1001 (-7) x 0101 (5) 1111001 000000 11001 - 0000 - - 1011101 0111 (7) x 1011 (-5) 0000111 000111 00000 - 1001 - - 1011101 1001 (-7) x 1011 (-5) 1111001 111001 00000 - 0111 - - 0100011

Extension du signe

CV(7)

Extension E t i du signe

CV(-7) ( )

211
T.EA

Multiplication en CV
a 2a1a 0 x b2 b1b0 p02 p02 p02 p01p00 p12 p12 p11p10 p22 p21p20 S4 S3 S2 S1 S0

aj b i Gnration des produits partiels avec extension du signe

pij

pij

Succession de dcalage et d addition de daddition loprande A ou de 0 avec extension de signe, signe except la fin : si b2=0, on ajoute 0 si b2=1 on ajoute -A ou CV(A) 1, A
212
T.EA

Multiplieur parallle en CV 3x3


a2 a1 a0 b0

b1

bi ai ci+1FA ci si

bi ai ci+1FA ci si

bi ai ci+1FA ci si

bi ai ci+1FA ci si

0 b2

bi ai ci+1FA ci si

bi ai ci+1FA ci si

bi ai ci+1FA ci si

S5
T.EA

S4

S3

S2

S1

S0

213

Remarques
Vitesse dun multiplieur est conditionne par la vitesse des additionneurs it d dditi
Existence de solutions architecturales permettant dacclrer les additions : retenue anticipe Diminution du nombre doprandes additionner
Plus il y a de zro dans le multiplicateur, moins il y a daddition faire Recodage de Booth
Algorithme de Booth Algorithme de Booth modifi Codage de Booth 3 bits
214
T.EA

Algorithme de Booth
Algorithme de Booth
Dtecter l Dt t les squences continues de 1 dans le multiplicateur ti d d l lti li t Squence de n 1 n sommes du multiplicande multipli par 2i ( id du bit du multiplicateur) (poids d bi d l i li ) Bas sur lidentit suivante : k i +k x i x i + k +1 j x = 1 x pour x = 2 : 2 j = 2i+k +1 2i j =i j =i
Exemple et notation : 011110=2i+k+1-2i=...00100...010 p
Position i+k Position i Position i+k+1 Position i

Remplacer ces n sommes par une soustraction


215
T.EA

Algorithme de Booth
Exemple :
squence de 3 1 successifs, la somme de 3 multiplicandes M se ramne une simple soustraction

24 0

23 0

22 1

21 1

20 1

2 2 M + 21 M + 20 M = 23 M M = 01001

0101110111 101100
Remarque: 11110011

1110011000110100

00010101

216
T.EA

Algorithme de Booth
Algorithme
b-1=0 (Cond. Init.) ltape i de lalgorithme de multiplication, suivant les valeurs du multiplicateur bi-1 et bi , on effectue :
une addition ou une soustraction ou rien
bi 0 0 1 1
T.EA

b i-1 0 1 0 1

A ction l'tape i R ien A dd Sub rien ri n

R em arque 0 en position i du recodage 1 en position i du recodage 1 en position i du recodage 0 en position i d r n p iti n du recodage d
217

Algorithme de Booth
Exemple : p
Soit multiplier 2 par 7 00010 Init Opration x 001110 sub rien rien add rien

Poids 20 21 22 23 24

Calcul 111111110

000010- - 000001110
218

T.EA

Algorithme de Booth
Problme bl
24 0 23 1 22 0 21 1 20 0

23 M + 21 M = 24 M 23 M + 22 M 21 M

0101010101 4 additions

1111111111 4 additions et 4 soustractions

Algorithme de Booth ne garantit pas lacclration de la multiplication


remde
algorithme de Booth modifi l ih d h difi codage Booth 3 bits
219
T.EA

Algorithme de Booth modifi


Rcriture des chanes de chiffres
Faire apparatre plus de zro Jamais deux 1 conscutifs Un chiffre sur deux au moins est un 0 11 01 : 1 isol 11 01 : 0 isol

Exemple E l
0101110111 101100
Rcriture minimale (Comporte le moins de 1 possible) ( p p ) Recodage canonique
T.EA

1110011000110100 1010001000010100
220

Algorithme de Booth modifi


Algorithme
Pour l li les 1 et les 0 isols, on rajoute une P localiser l tl i l j t variable supplmentaire ci (c0=0)
ci 0 0 0 0 1 1 1 1 bi+1 0 0 1 1 0 0 1 1 bi 0 1 0 1 0 1 0 1 Action l'tape i Rien Add Rien Sub Add Rien Sub Rien Remarque 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage 1 en position i du recodage p g 1 en position i du recodage 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage ci+1 0 0 0 1 0 1 1 1
221
T.EA

Exemple : Algorithme de Booth modifi


i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 ci 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 bi+1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 0 0 bi 0 0 1 1 0 1 1 1 1 0 1 1 1 0 1 0 Action l'tape i Rien Rien Sub Rien Ri Sub Rien Rien Rien Rien Sub Rien Rien Rien Sub Rien Add Remarque 0 en position i du recodage 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage ii d d 1 en position i du recodage 0 en position i du recodage 0 en position i du recodage 0 en position i du recodage 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage 0 en position i du recodage 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage 1 en position i du recodage ci+1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0

0101110111 101100

1010001000010100 222

T.EA

Exemple : Algorithme de Booth modifi


i 0 1 2 3 4 5 6 7 8 9 ci 0 0 0 0 0 0 0 0 0 0 bi+1 0 1 0 1 0 1 0 1 0 0 bi 1 0 1 0 1 0 1 0 1 0 Action l'tape i Add Rien Add Rien Add Rien Add Rien Add Rien Remarque 1 en position i du recodage 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage p g 1 en position i du recodage 0 en position i du recodage 1 en position i du recodage p g 0 en position i du recodage 1 en position i du recodage 0 en position i du recodage ci+1 0 0 0 0 0 0 0 0 0 0

0101010101

0101010101

Au plus, on fait n/2 additions soustractions additions-soustractions

223
T.EA

Exemple dans une multiplication


Effectuer 6 x 7 = 0110 x 0111
recodage de 7 avec Booth modifi: 1001 faire une soustraction au poids 20 et une addition au poids 23
0110 (6) x 0111 (7) 0110 000110 00110 0101010

0110 (6) x 1001 (7 codage Booth modifi) 1111010 (6 x - 2 0 ) 0110 0101010


224

( (6 x 2 3 )

T.EA

Codage de Booth 3 bits


B avec un nombre de bits pairs (n pair) Si B est impair extension de signe
B = bn 1 2 n 1 + bi 2i = bn 1 2n 1 + b2i 22i + b2i +1 22i +1 avec b1 = 0
i =0 i =0 i = 1 n 2 n 2 2 n 4 2

= bn 1 2n 1 + b2i 2 2i + b2i +1[22i + 2 2.22i ]


i =0 i = 1

n 2 2

n 4 2

pair

impair

= bn 1 2n 1 + b2i 22i + b2i +1 2 2i + 2 2b2i +1 22i


i =0 i = 1 i = 1

n 2 2

n 4 2

n 4 2

225
T.EA

Codage de Booth 3 bits


B = bn 1 2n 1 + b2i 22i + b2 j 1 22 j 2b2i +1 22i
i =0 j =0 i = 1 n 2 2 n 2 2 n 4 2

= b2i 22i + b2 j 1 22 j 2b2i +1 22i bn 1 2.2n 2


i =0 j =0 i = 1 n 2 2 i =0

n 2 2

n 2 2

n 4 2

= b2i 22i + b2 j 1 22 j 2b2i +1 22i (car b1 = 0)


i =0 j =0

n 2 2

n 2 2

= [ 2b2i +1 + b2i + b2i 1 ]2 2i


i =0 0

n 2 2

226
T.EA

Codage de Booth 3 bits


B = [ 2b2i +1 + b2i + b2i 1 ]22i = ci 22i
i =0 i =0 n 2 2 n 2 2

B de 3 bits conscutifs de B suivant les puissances paires de 2 Recodage de B suivant la table de vrit : R d d i t l t bl d it
b 2i+1 0 0 0 0 1 1 1
T.EA

b 2i 0 0 1 1 0 0 1 1

b 2i-1 0 1 0 1 0 1 0 1

ci 0 1 1 2 -2 -1 -1 0

227

Exemple : Codage de Booth 3 bits


b-1=0

0 1 0 1 1 1 0 1 1 1 1 0 1 1 0 0 (24044)
1 2 1 2 0 1 1 0
1.214 + 2.212 1.210 + 2.28 1.2 4 1.2 2 = 16384 + 8192 1024 + 512 16 4 = 24044

228
T.EA

Multiplication : Codage de Booth 3 bits


a 3a 2a1a 0 (A) x b3b 2 b1b0 (B)
A/ - A/2A/ - 2A/0 A/ - A/2A/ - 2A/0 AxB

recodage de Booth 3 bits


c1 b3b 2 b1

c0 b1b0 b-1

Multiplication suite daddition de loprande A, -A, 2A, -2A ou 0 et de dcalage par 22i Encodage simple au plus N/2 additions N bits
229
T.EA

Multiplication : codage de Booth 3 bits


0110 (A = 6) x 1110 (B = -2) 2) 1110100 - 2A x 20 c0 = -2 100 = b1b0b1 0 x 2 2 c1 = 0 111 = b3b2b1
0110 (A = 6) x 1010 (B = -6) 1110100 11010 1011100 ( 36) (-36) - 2A x 1 c0 = -2 100 = b1b0b1 2 - A x 22 c1 = -1 101 = b3b2b1

230
T.EA

Architecture Booth 3 bits


B 0 b0 b1 b1 b2 b3 b3 b4 b5 dc A +/- x2 0 x22 dc +/- x2 0 / x22 dc +/- x2 0

Dcodage des bits bi g Additionneur N/2 Encodage des oprandes oprandes 231
T.EA

Remarques
Codage de Booth 3 bits algo. de Booth en g g prenant les bits 2 2 Exemple
01101110

10110010
2 1 0 2

( 27 25 + 24 21 = 110)
( 2.26 24 21 = 110)

232
T.EA

Remarques
Regrouper les bits 2 2 dans l algo de Booth lalgo modifi napporte rien de plus (mme nbr daddition) d dditi ) Exemple
01011101 (93)

1 2 1 1 ( 26 + 2.2 4 2 2 + 1 = 93)
7 6 5 2 11100111 ( 2 2 + 2 2 + 2 1 = 93)

10100101 ( 2.26 2.24 22 + 1 = 93)


22 1 1
233
T.EA

Division
La plus complexes des 4 oprations arithmtiques En d i l E dcimal :
Dividende >? diviseur Nombre de fois que le diviseur va dans le dividende? Essais successifs

En base 2
Plus simple l i l Nbr de fois que le diviseur entre dans le dividende
0 ou 1

234
T.EA

Division binaire
Rappel : a3a2a1a0,a-1a-2a-3a-4
Ex : 13,375=1101,011

Exemple: 13/4=3,25 p ,
13 - 12 10 8 20 20 0
T.EA

4 3,25 3 25

1101 - 100 101 - 100 100 100 000

100 11,01 11 01

235

Division binaire
Principe gnral
soustraction successive du diviseur soit A et B deux nombres binaires Q l quotient de la division A par B le i d l di i i R les restes partiels Si R B alors Q=1 et R-B sinon Q=0 et R Q Q

236
T.EA

Division binaire
Exemple : A/B=1101/0100
R=1<B Q=0 et R=1 R=11<B Q=0 et R=11 R=110 B Q=1 et R-B=10 R=101 B Q=1 et R-B=1 R=10<B Q=0 et R=10 R=100B Q=1 et R-B=0

0 0 1 1 , 0 1 Q

1101 - 0100 11 - 0100 110 - 0100 101 0100 010 0100 100 0100 000
237

T.EA

Division binaire
Exemple : A/B=1011/1001
R=1<B Q=0 et R=1 R=10<B Q=0 et R=10 R=101<B Q=0 et R=101 R=1011 B Q=1 et R-B=10 R=100<B Q=0 et R=100 R=1000<B Q=0 et R=1000 R=10000B Q=1 et R-B=111 Q
T.EA

0 0 0 1 , 0 0 1 Q

1011 1001 10 1001 101 1001 1011 1001 00100 1001 1000 1001 10000 1001 0111

Opration sur 5 bits


238

Division binaire
Exemple : A/B=1011/1001
R=1<B Q=0 et R=1 R=10<B Q=0 et R=10 R=101<B Q=0 et R=101 R=1011 B Q=1 et R-B=10 R=100<B Q=0 et R=100 R=1000<B Q=0 et R=1000 R=10000B Q=1 et R-B=111 Q
T.EA

0 0 0 1 , 0 0 1 Q

00001011 01001 00010 01001 00101 01001 01011 01001 00100 01001 01000 01001 10000 01001 0111
complment

Resultat. Resultat Soustraction 111000 111001 111100 000010 111011 111111 000111
239

Division binaire
0 0 0 B3 0 B2 0 B1 A3 B0

A B ci+1 contrle

Q3

1 0

1 0

1 0

1 0

1 0

0 A2

1 0

ci

Q2

1 0 Q1

1 0

1 0

1 0

1 0

0 A1

1 0 Q0

1 0

1 0

1 0

1 0

0 A0

A ou A-B

1 0

1 0

1 0

1 0

1 0

0 0

A B ci+1 contrle

Q-1

1 0 Q-2

1 0

1 0

1 0

1 0

0 0

1 0

ci

1 0 Q-3

1 0

1 0

1 0

1 0

0 0

1 0

1 0

1 0

1 0

1 0

240

T.EA

Autres oprateurs
Exponentielle Logarithme Fonctions trigonomtriques Racine carr Transforme de Fourier .

241
T.EA