Chapitre 4 : Les

circuits
combinatoires
Abdellatif OBBADI
Par
2
Objectifs
Apprendre la structure de quelques circuits
combinatoires souvent utiliss ( demi additionneur ,
additionneur complet,..).
Apprendre comment utiliser des circuits combinatoires
pour concevoir dautres circuits plus complexes.
3
1. Les Circuits combinatoires
Un circuit combinatoire est un circuit numrique dont les
sorties dpendent uniquement des entres.
S
i
=F(E
i
)
S
i
=F(E
1
,E
2
,.,E
n
)
Circuit
combinatoire
E
1
E
2
..
E
n
S
1
S
2
..
S
m
Cest possible dutiliser des circuits combinatoires pour
raliser dautres circuits plus complexes.
Schma Bloc
4
Exemple de Circuits combinatoires
1. Demi Additionneur
2. Additionneur complet
3. Comparateur
4. Multiplexeur
5. Demultiplexeur
6. Encodeur
7. Dcodeur
5
2. Demi Additionneur
Le demi additionneur est un circuit combinatoire qui permet de
raliser la somme arithmtique de deux nombres A et B chacun sur
un bit.
A la sotie on va avoir la somme S et la retenu R ( Carry).
DA
A
B
S
R
Pour trouver la structure ( le schma ) de ce circuit on doit en
premier dresser sa table de vrit
6
En binaire laddition sur un
seul bit se fait de la manire
suivante:
A B R S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
B A B A B A S
B A R

. .
.
La table de vrit associe :
De la table de vrit on trouve :
7
A
B
S
R
B A S
B A R

.
8
3. Ladditionneur complet
En binaire lorsque on fait une addition il faut
tenir en compte de la retenue entrante.
r
4
r
3
r
2
r
1
r
0
= 0
+
a
4
a
3
a
2
a
1
b
4
b
3
b
2
b
1
r
4
s
4
s
3
s
2
s
1
r
i-1
a
i
+ b
i
r
i
s
i
9
3.1 Additionneur complet 1 bit
Ladditionneur complet un bit possde 3 entres :
a
i
: le premier nombre sur un bit.
b
i
: le deuxime nombre sur un bit.
r
i-1
: le retenue entrante sur un bit.
Il possde deux sorties :
S
i
: la somme
R
i
la retenue sortante
Additionneur
complet
a
i
b
i
r
i-1
S
i
R
i
10
a
i
b
i
r
i-1
r
i
s
i
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
1
1
1 1
1
1 1
1
. . . . . . . .

i i i
i
i i i
i
i i i i i
i i i
i i
i
i
i
i
i i
i
i
R B A R B A R B A R B A R
R B A R B A R B A R B A S
Table de vrit dun additionneur
complet sur 1 bit
11
i i i i i i
i i
i
i i
i
i i i i i
i i i
i
i i i
i
i i i i i
B A B A R R
R R B A B A B A R R
R B A R B A R B A R B A R

) .(
) ( ) . . .(
1
1
1
1
1
1
1 1
1
1 1
1
1 1
1
1
1 1
1
) .( ) (
) . . .( ) . . .(
. . . . . . . .

i i i i
i i i i i
i
i
i i
i i
i
i
i i i i i
i i i
i i
i
i
i
i
i i
i
i
R B A S
R B A R B A S
R B R B A R B R B A S
R B A R B A R B A R B A S
Si on veut simplifier les quations on obtient :
12
3.3 Schma dun additionneur complet
Ai
Bi
R
i-1
Si
Ri
1 i i i i
i i 1 i i i i
R B A S
) A .(B R .B A R

13
3.4 En utilisant des Demi Additionneurs
Z
T

i
i
1 i 1 i
1 i i
1 i i
i i i i
1 i i i i
i i 1 i i i i
S
Y R
: obtient On
.X R T et R X Z pose on si et
R X S
.X R Y R
: obtient On
B A Y et B A X pose on Si
R B A S
) A .(B R .B A R
On remarque que X et Y sont les sorties dun demi additionneur
ayant comme entres A et B
On remarque que Z et T sont les sorties dun demi additionneur
ayant comme entres X et R
i-1
14
Demi Add
Demi Add
AI
BI
RI-1
S
I
R
I
X
Y
Z
T
Z
T

i
i
1 i
1 i
i i
i i
S
Y R
.X R T
R X Z
B A Y
B A X
15
3.4 Additionneur sur 4 bits
Un additionneur sur 4 bits est un circuit qui permet de faire laddition
de deux nombres A et B de 4 bits chacun
A(a
3
a
2
a
1
a
0
)
B(b
3
b
2
b
1
b
0
)
En plus il tient en compte de la retenu entrante
En sortie on va avoir le rsultat sur 4 bits ainsi que la retenu ( 5 bits
en sortie )
Donc au total le circuit possde 9 entres et 5 sorties.
Avec 9 entres on a 2
9
=512 combinaisons !!!!!! Comment faire pour
reprsenter la table de vrit ?????
Il faut trouver une solution plus facile et plus efficace pour concevoir
ce circuit ?
16
Lorsque on fait laddition en binaire , on additionne bit par bit en
commenant partir du poids fiable et chaque fois on propage la
retenue sortante au bit du rang suprieur.
Laddition sur un bit peut se faire par un additionneur complet sur 1 bits.
r
3
r
2
r
1
r
0
= 0
+
a
4
a
3
a
2
a
1
b
4
b
3
b
2
b
1
r
4
s
4
r
3
s
3
r
2
s
2
r
1
s
1
r4 s
4
s
3
s
2
s
1
Rsultat final
17
3.4.1 Additionneur 4 bits ( schma )
ADD1 ADD3 ADD4 ADD2
A1 B1
A2 B2
A3 B3
A4 B4
S1 S2 S3 S4 R4
R3
R2 R1
R0=0
19
4. Le Comparateur
Cest un circuit combinatoire qui permet de
comparer entre deux nombres binaire A et B.
Il possde 2 entres :
A : sur un bit
B : sur un bit
Il possde 3 sorties
fe : galit ( A=B)
fi : infrieur ( A < B)
fs : suprieur (A > B)
fi
fe
fs
Comparateur
1 bit
A
B
20
4.1 Comparateur sur un bit
A B fs fe fi
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
fi fs B A AB B A fe
B A fi
B A fs

.
21
Schma dun comparateur dur un bit
A
B
fs
fe
fi
fi fs fe
B A fi
B A fs

.
22
4.2 Comparateur 2 bits
Il permet de faire la comparaison entre deux nombres A
(a
2
a
1
) et B(b
2
b
1
) chacun sur deux bits.
Comparateur
2 bits
A1
A2
B1
B2
fi
fe
fs
23
) 1 1 ).( 2 2 ( B A B A fe
) 1 . 1 ).( 2 2 ( 2 . 2 B A B A B A fs
) 1 . 1 ).( 2 2 ( 2 . 2 B A B A B A fi
A2 A1 B2 B1 fs fe fi
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
24
4.2.2 comparateur 2 bits avec des comparateurs 1 bit
Cest possible de raliser un comparateur 2 bits en utilisant des
comparateurs 1 bit et des portes logiques.
Il faut utiliser un comparateur pour comparer les bits du poids faible
et un autre pour comparer les bits du poids fort.
Il faut combiner entre les sorties des deux comparateurs utiliss
pour raliser les sorties du comparateur final.
Comparateur 1 bit
fs1 fe1 fi1
a
1
b
1
Comparateur 1 bit
fs2 fe2 fi2
a
2
b
2
25
fe2.fe1 ) B1 A1 ).( B2 A2 ( fe
fe2.fs1 fs2 ) B1 ).(A1. B2 A2 ( B2 A2. fs
fe2.fi1 fi2 .B1) A1 ).( B2 A2 ( .B2 A2 fi
1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
26
Comparateur 1 bit
fs2 fe2 fi2
Comparateur 1 bit
fs1 fe1 fi1
a2
b2
a1
b1
fi fe
fs
27
4.2.3 Comparateur avec des entres de
mise en cascade
On remarque que :
Si A2 >B2 alors A > B
Si A2<B2 alors A < B
Par contre si A2=B2 alors il faut tenir en compte du
rsultat de la comparaison des bits du poids faible.
Pour cela on rajoute au comparateur des entres qui
nous indiquent le rsultat de la comparaison prcdente.
Ces entres sont appeles des entres de mise en
cascade.
28
Comp
fs fe fi
A2 B2
Es ( >)
Eg ( =)
Ei ( <)
A2 B2 Es Eg Ei fs fe fi
A2>B2 X X X 1 0 0
A2<B2 X X X 0 0 1
A2=B1
1 0 0 1 0 0
0 1 0 0 1 0
0 0 1 0 0 1
fs= (A2>B2) ou (A2=B2).Es
fi= ( A2<B2) ou (A2=B2).Ei
fe=(A2=B2).Eg
29
Comp
fs1 fe1 fi1
a1
b1
Es
Eg
Ei
0
1
Comp
fs2 fe2 fi2
a2
b2
Es
Eg
Ei
31
5. Le Multiplexeur
Un multiplexeur est un circuit combinatoire qui permet de
slectionner une information (1 bit) parmi 2
n
valeurs en
entre.
Il possde :
2
n
entres dinformation
Une seule sortie
N entres de slection ( commandes)
Em ......... E3 E1 E0
C0
C1 Mux 2
n
1 V
Cn-1
S
Principe du multiplexage
S
E0
E1
E2
E3
Circuit de
slection et de
validation
Circuit de
sortie
Circuit
d'entre 0
Circuit
d'entre 1
Circuit
d'entre 2
Circuit
d'entre 3
33
5.1 Multiplexeur 2 1
V C
0
S
0 X 0
1 0 E0
1 1 E1
) 1 . 0 . .(
0 0
E C E C V S
E1 E0
C0
Mux 2 1
S
V
34
5.2 Multiplexeur 4 1
C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3
E3 E2 E1 E0
C0
C1 Mux 4 1
S
) 3 .( 0 . 1 ) 2 .( 0 . 1 ) 1 .( 0 . 1 ) 0 .( 0 . 1 E C C E C C E C C E C C S
1 0 0 1 0 1 1 0 2 1 0 3
. . . . . . . . S C C E C C E C C E C C E
Slection dune voie parmi 2
N
par N bits de commande
Si (C
1
C
0
)
2
= 0 alors S = E
0
0 1
. .
O
S C C E
Si (C
1
C
0
)
2
= 1 alors S = E
1
0 1 1
. . S C C E

Mux 4 vers 1
E
0
E
1
E
2
E
3
C
0
C
1
S
Multiplexeur
>1
&
&
&
&
E
0
E
1
E
2
E
3
C
1
C
0
S
S C C E C C E C C E C C E

1 0 0 1 0 1 1 0 2 1 0 3
. .
.
. . . . .
Multiplexeur
E2
E3
E4
E1
S
Contrle
Multiplexeur
Multiplexeur 4 entres
C
0
=0 C
1
=0
E1
S
Contrle
E2
E3
E4
Multiplexeur
C
0
=0 C
1
=0
Multiplexeur 4 entres
E1
S
Contrle
E2
E3
E4
Multiplexeur
C
0
=1 C
1
=0
Multiplexeur 4 entres
S
Contrle
E1
E2
E3
E4
Multiplexeur
C
0
=1 C
1
=0
Multiplexeur 4 entres
41
5.3 Multiplexeur 81
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2
0 1 1 E3
1 0 0 E4
1 0 1 E5
1 1 0 E6
1 1 1 E7
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
) 7 ( 0 . 1 . 2 ) 6 ( 0 . 1 . 2 ) 5 ( 0 . 1 . 2 ) 4 ( 0 . 1 . 2
) 3 ( 0 . 1 . 2 ) 2 ( 0 . 1 . 2 ) 1 ( 0 . 1 . 2 ) 0 .( 0 . 1 . 2
E C C C E C C C E C C C E C C C
E C C C E C C C E C C C E C C C S


42
Exemple : Ralisation dun additionneur complet
avec des multiplexeurs 81
a
i
b
i
r
i-1
r
i
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
a
i
b
i
r
i-1
S
i
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Nous avons besoin dutiliser deux multiplexeurs :Le premier pour
raliser la fonction de la somme et lautres pour donner la retenue.
43
Ralisation de la fonction de la somme
) 7 ( 0 . 1 . 2 ) 6 ( 0 . 1 . 2 ) 5 ( 0 . 1 . 2 ) 4 ( 0 . 1 . 2
) 3 ( 0 . 1 . 2 ) 2 ( 0 . 1 . 2 ) 1 ( 0 . 1 . 2 ) 0 .( 0 . 1 . 2
E C C C E C C C E C C C E C C C
E C C C E C C C E C C C E C C C S


) 1 ( . . ) 0 ( . .
) 0 ( . . ) 1 ( . . ) 0 ( . . ) 1 ( . . ) 1 ( . . ) 0 ( . .
1
1
1
1
1
1
1
1

i i i
i
i i
i
i
i
i i
i i i
i i
i
i
i i
i i i i
i
R B A R B A
R B A R B A R B A R B A R B A R B A S
On pose :
C2=A
i
C1=B
i
C0=R
i-1
E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1
44
Ralisation de la fonction de la retenue
) 1 .( ) 1 .(
) 1 .( ) 0 .( ) 1 .( ) 0 .( ) 0 .( ) 0 .(
1
1
1
1
1
1
1
1

i i i
i
i i
i
i
i
i i
i i i i
i
i
i
i
i i i i i
i
R B A R B A
R B A R B A R B A R B A R B A R B A R
) 7 ( 0 . 1 . 2 ) 6 ( 0 . 1 . 2 ) 5 ( 0 . 1 . 2 ) 4 ( 0 . 1 . 2
) 3 ( 0 . 1 . 2 ) 2 ( 0 . 1 . 2 ) 1 ( 0 . 1 . 2 ) 0 .( 0 . 1 . 2
E C C C E C C C E C C C E C C C
E C C C E C C C E C C C E C C C S


On pose :
C2=A
i
C1=B
i
C0=R
i-1
E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
45
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
E7 E6 E5 E4 E3 E2 E1 E0
C0
C1 Mux 8 1
C2
Ralisation dun additionneur complet avec des
multiplexeurs 81
1
0
1
0
r
i-1
bi
ai
Si
Ri
r
i-1
bi
ai
Exemple de composant multiplexeur : 74157
74157
S
G1
1
E
EN
15
I0
I1
MUX 1
1
Y
2
3
4
5
6
7
11
10
9
14
13
12
TDV du 74157
L
L
H
L
H
X
L
L
H
H
X
L
X
X
H
X
X
L
X H
H
L
L
L
L
E
I
n
p
u
t
s
O
u
t
p
u
t
s
S I0 I1 Y
74157
S
G1
E
EN
I0
I1
MUX 1
1
Y
Exemple de composant multiplexeur : 74153
74153
S0
S1
0
14
1
2 G
0
3
MUX
E
EN
1
Y 7
I0
0
6
I1
1
I2
2
I3
3
5
4
3
15
10
9 11
12
13
TDV du 74153
E
I
n
p
u
t
s
O
u
t
p
u
t
s
S1 S0 I0 Y I1 I2 I3
L
H
L
H
L
H
L
H
L
L
L
L
L
H
L
L
L
H
H
H
X
X
L X
L
L
L
L
L
X
X
L
H
X
X
X
X
X
X
X
X
X
L X
H
H
H
X
L X
H
H
X
X
X X
L
L
L
H
X
X
X
X
H X
X
X
L
H
X X
74153
S0
S1
0
1
G
0
3
MUX
E
EN
Y
I0
0
I1
1
I2
2
I3
3
51
6. Demultiplexeurs
Il joue le rle inverse dun multiplexeurs, il permet de
faire passer une information dans lune des sorties selon
les valeurs des entres de commandes.
Il possde :
une seule entre
2
n
sorties
N entres de slection ( commandes)
C0 DeMux 1 4
C1
S3 S2 S1 S0
I
Principe du dmultiplexage
Circuit de
slection et de
validation
S0
S1
S2
S3
Circuit
dentre
Circuit
de sortie 0
Circuit
de sortie 1
Circuit
de sortie 2
Circuit
de sortie 3
E
53
6.1 Demultiplexeur 14
C1 C0 S3 S2 S1 S0
0 0 0 0 0 i
0 1 0 0 i 0
1 0 0 i 0 0
1 1 i 0 0 0
) .( 0 . 1 3
) .( 0 . 1 2
) .( 0 . 1 1
) .( 0 . 1 0
I C C S
I C C S
I C C S
I C C S

C0 DeMux 1 4
C1
S3 S2 S1 S0
I
Dmultiplexeur
1 parmi 2
N
C
0
C
1
S
0
S
1
S
2
S
3
E
S
0
= E si (C
1
C
0
)
2
=0
E sinon
S
1
= E si (C
1
C
0
)
2
=1
E sinon
Dmultiplexeur
1 parmi 2
N
C
0
C
1
S
0
S
1
S
2
S
3
E
0 1 0 1 0
1 0 1 0
. . . .
. . .( )
S E C C E C C
E C C E C C


E=1
0 1 0
. S C C
1 1 0 1 0
1 0 1 0
. . . .
. . .( )
S E C C E C C
E C C E C C


1 1 0
. S C C
E
C
0
C
1
S2
S3
S4
S1
Dmultiplexeur
Vue externe
Entre
Sorties
Contrle
Dmultiplexeur 4 sorties
E
C
0
=0 C
1
=0
S2 =0
S3 = 0
S4 = 0
S1 = E. C
0
.C
1
Dmultiplexeur
Contrle
Dmultiplexeur 4 sorties
E
C
0
=1 C
1
=0
S2 = 0
S3 = 0
S4 = 0
S2 = E. C
0
.C
1
Dmultiplexeur
Contrle
Dmultiplexeur 4 sorties
E
C
0
C
1
S2
S3
S4
S1
Dmultiplexeur 4 sorties
E
C
0
=0 C
1
=0
S2
S3
S4
S1
Dmultiplexeur 4 sorties
E
C
0
=0 C
1
=0
S2
S3
S4
S1 = E
Dmultiplexeur 4 sorties
69
7. Le dcodeur binaire
Cest un circuit combinatoire qui est constitu de :
N : entres de donnes
2
n
sorties
Pour chaque combinaison en entre une seule sortie
est active la fois
Un dcodeur 38
S0
S1
S2
S3
S4
S5
S6
S7
A
B
C
V
70
Dcodeur 24
V A B S0 S1 S2 S3
0 X X 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1
V B A S
V B A S
V B A S
V B A S
). . (
). . (
). . (
). . (
3
2
1
0

S0
S1
S2
S3
A
B
V
71
Dcodeur 38
C B A S
C B A S
C B A S
C B A S
C B A S
C B A S
C B A S
C B A S
. .
. .
. .
. .
. .
. .
. .
. .
7
6
5
4
3
2
1
0

A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
S0
S1
S2
S3
S4
S5
S6
S7
A
B
C
V
73
8. Lencodeur binaire
Il joue le rle inverse dun dcodeur
Il possde 2
n
entres
N sortie
Pour chaque combinaison en entre on va avoir sont
numro ( en binaire) la sortie.
I
0
I
1
I
2
I
3
x
y
Encodeur 42
74
Lencodeur binaire ( 42)
I
0
I
1
I
2
I
3
x y
0 0 0 0 0 0
1 x x x 0 0
0 1 x x 0 1
0 0 1 x 1 0
0 0 0 1 1 1
I
0
I
1
I
2
I
3
x
y
) 3 . 2 . 1 .( 0
) 3 2 .( 1 . 0
I I I I Y
I I I I X


75
9. Le transcodeur
Cest un circuit combinatoire qui permet de transformer
un code X ( sur n bits) en entre en un code Y ( sur m
bits) en sortie.
transcodeur
E
1
E
2
..
E
n
S
1
S
2
..
S
m
Fonction transcodage : Exemple 7442
BCD/DEC
A0
1
15
A1
2
A2
4
A3
8
14
13
12
Y0 1
Y1 2
Y2 3
Y3 4
Y4 5
Y5 6
Y6 7
Y7 9
Y8 10
Y9 11
0
1
2
3
4
5
6
7
8
9
7442
Afficheur sept segments
A
B
C
D
E
F
G
DP
Reprage normalis des segments
A
B
C
D
E
F
G
DP
Fonction transcodage : Exemple 7448
Code BCD
prsent au 7448
A
B
C
D
E
F
0
B
C
1
A
B
D
E
G
2
A
B
C
D
G
3
B
C
F
G
4
A
C
D
F
G
5
C
D
E
F
G
6
A
B
C
7
A
B
C
D
E
F
G
8
A
B
C
F
G
9
D
E
G
10
C
D
G
11
B F
G
12
A
D
F
G
13
D
E
F
G
14 15
Affichage suivant le 7448
Reprsentation du 7448
TDV du 7448 1/2
TDV du 7448 2/2
Chapitre 5 :
Logique
squentielle
Abdellatif OBBADI
Par
Plan du Chapitre 5
1. Dfinition
2. Dfinition dune bascule
3. Prsentation de quelques bascules (RS, D, JK)
4. Applications :
1. Les compteurs modulo n
2. Les registres
3. Les mmoires
2
Dfinitions
Logique combinatoire
la valeur des sorties S
t

dpendent de la valeur des
entres (E
i
)
S
t
= f(E
0
, E
1
, E
2
)



La valeur des sorties linstant
t dpendent de la valeur des
entres et de la valeur des
sorties linstant (t-1)
S
t
= f(E
0
, E
1
, E
2
, S
t-1
)
Logique squentielle
3
S
t
E
i
E
i
S
t
Exemple de circuit squentiel
4
Q
n
=Q
n-1
+E
Notation des tats
Comment noter un tat Q dans le pass, le
prsent ou le futur?
Temps
Q(n-1) : tat de
Q l'instant
prcdent
Q(n) : tat de
Q l'instant
prsent
Q(n+1) : tat
de Q l'instant
suivant
5
Lhorloge
Niveau Bas : 0
Niveau Haut: 1
La priode T en seconde
0
1
0
6
Frquence = nombre de changement par seconde en hertz (Hz)
Frquence = 1/priode

Une horloge de 1 hertz a une priode de 1 seconde
1 megahertz..1 millisec
1 gigaHz..1 nanoSec
T
f
1

composant passant indfiniment et rgulirement dun niveau haut un

niveau bas (succession de 1 et de 0).
Front montant
Front descendant
Synchrones/Asynchrones
Les bascules asynchrones : non asservies une horloge et
prenant en compte leurs entres tout moment.

Les bascules synchrones : asservies des impulsions
dhorloge et donc insensibles aux bruits entre deux tops.



Bascule
Asynchrone
Donnes
Entres
sorties
Horloge
Synchrone
7
Les bascules possdent 2 tats stables "0" ou "1" ce qui
explique la dnomination de "BASCULE BISTABLE"
Fonctions mmoires
Bascule RS porte NAND
0
/S
Q
/R
/Q
&
&
0
1
1
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
0
8
Fonctions mmoires
Bascule RS porte NAND
0
/S
Q
/R
/Q
&
&
0
1
1
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
1
0 0 1
1 1
9
Fonctions mmoires
Bascule RS porte NAND
1
/S
Q
/R
/Q
&
&
0
1
0
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
0
0 0 1
1 1
0 1 0
1
1 0
10
Fonctions mmoires
Bascule RS porte NAND
1
/S
Q
/R
/Q
&
&
0
1
0
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
1
0 0 1
1 1
0 1 0
1
1 0
0 1 1 1 0
11
Fonctions mmoires
Bascule RS porte NAND
0
/S
Q
/R
/Q
&
&
1
0
1
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
0
0 0 1
1 1
0 1 0
1
1 0
0 1 1 1 0
1 0 0 0 1
12
Fonctions mmoires
Bascule RS porte NAND
0
/S
Q
/R
/Q
&
&
1
0
1
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
1
0 0 1
1 1
0 1 0
1
1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
13
Fonctions mmoires
Bascule RS porte NAND
1
/S
Q
/R
/Q
&
&
1
1
0
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
0
0 0 1
1 1
0 1 0
0
1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 0 1 1 0
1
14
Fonctions mmoires
Bascule RS porte NAND
1
/S
Q
/R
/Q
&
&
1
0
1
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0 1 1
1
0 0 1
1 1
0 1 0
1
1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 0 1 1 0
0
1 1 1
0 1
15
Fonctions mmoires
Bascule RS porte NAND
REMARQUE
/S /R Q
n
Q
n+1
/Q
n+1

0 0 0
1 1
0 0 1
1 1
0 1 0
1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 0 1 1 0
1 1 1 0 1
Indtermine
Mise 0
(R=1: Reset)
Mise 1
(S=1: set)
Mmoire
/R /S Q
n+1

0 0 Interdit
0 1 0
1 0 1
1 1 Q
n

/S
Q
/R
/Q
&
&
16
R
Q
S
/Q
>
1
>
1
Fonctions mmoires
Bascule RS porte NOR
S R Q
n

Q
n+1

/Q
n+1

0 0 0
0 1
0 0 1
1 0
0 1 0
0 1
0 1 1 0 1
1 0 0 1 0
1 0 1 1 0
0 0 1 1 0
1 1 1
0 0
R S Q
n+1

0 0 Q
n

0 1 1
1 0 0
1 1 Interdit
O NOR X = Non X
1 NOR X = 0
17
Remarque





Si R = S = 1 alors Q = Q = 1 Si R = S = 1 alors Q = Q = 0
Si R = S = 0 alors Q
n
= Q
n+1
Si R = S = 0 alors Q
n
= Q
n+1

Conclusion
Avantages
Simplicit
Inconvnients

Existante dun tat interdit
Sensibilit aux parasites ( tout vnement sur
1 entre affecte la sortie)
19
&
Q
&
/Q
&
&
H
R
S
Bascule RS-H
Si H=1, la bascule
fonctionne comme
une bascule RS
Si H=0, la bascule
garde en mmoire le
dernier tat des
sorties Q et /Q
20
S
R
Bascule RS-H
La bascule RSH est une bascule RS
synchronise par un signal dhorloge H.

Cette bascule a toujours un tat interdit.

Elle reste sensible aux parasites mais elle lest
moins que la bascule RS puisquelle est
uniquement sensible sur le niveau haut de lhorloge

21
Latch D
Table de vrit :
Un latch D (ou verrou) est un circuit squentiel synchrone
La sortie Q recopie lentre D en mmoire lorsque le signal dhorloge H est
actif
Elle permet dliminer ltat indsirable.
22
S
R
Remarque




&
Q
&
/Q
&
&
H
D
Bascule D Latch ralise
avec des portes NAND

Bascule D Latch ralise
avec des portes NOR

23
D
1
0
X
Q
1
0
mm.
Table de vrit
H


1,0
Q
D = S
H
t
H
X
t
H
t
H
t
X
24
Exemple de bascule D (flip-flop)
Ragissant au front montant
Q
t
H
D
t
H
t
Le front est dtect grce
au dlai de propagation
dans la porte NON.
Dtection dun front
montant sur H :
D
1
0
X
Q
1
0
mm.
Table de vrit
H


0,1


D
H
t
Q
0

t
Q
Exemple de bascule D (flip-flop)
Ragissant au front descendant
25
Bascule D (Flip-Flop)
Une bascule D (Flip-Flop) est un circuit squentiel synchrone.
La sortie Q recopie lentre D lorsque le signal dhorloge H passe de 0
1 (front montant).
La bascule D maintient un tat binaire indfiniment jusqu ce quun
signal dentre le commute vers un autre tat.
26
Montage en diviseur de frquence par 2
(bascule D avec la sortie /Q relie lentre D )
T
Q
1D
C1
1
1
0
0
0
1
T
1
1
0
Bascule J-K
28
D
Q
Q
&
&

H
J
K
0 0 0
0
Bascule J-K
0
0
0
0
0
H
0
0
J K Q
n
Q
n+1

29
D
Q
Q
&
&

H
J
K
0 0 0
1
Bascule J-K
0
0
0
1
1
H
1
0
J K Q
n
Q
n+1

0 0 1
1
1
30
D
Q
Q
&
&

H
J
K
0 0 0
0
Bascule J-K
0
1
0
0
0
H
0
0
J K Q
n
Q
n+1

0 0 1
0
1
0 1 0
0
31
D
Q
Q
&
&

H
J
K
0 0 0
Bascule J-K
0
J K Q
n
Q
n+1

0 0 1
1
0 1 0
0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
0
Mmoire
Mise 0
Inversion
Mise 1
1 1
0 0
J K
Q
n

Q
n+1

0 1 0
1 0 1
Q
n

Mmoire
Mise 0
Mise 1
Inversion
Schma synoptique dune
Bascule J K
32
Q
1J
C1
1K
1
1
Montage en diviseur de frquence par 2
(bascule JK avec J=K=1 )
T T
1
1
0
0
1
1
Les compteurs
34
La fonction comptage est utilise chaque fois que l'on
souhaite dnombrer des vnements.
Nous pouvons citer le comptage d'objets (figure), la mesure du temps
(figure), la division du temps pour l'obtention de signaux d'horloge
permettant la commande des systmes synchroniss (figure).
Les compteurs
Les compteurs
Circuit logiques capables de compter ou
dcompter de 1 chaque impulsion dhorloge.
Les compteurs se prsentent gnralement sous
la forme de circuits intgrs. Ces derniers
contiennent principalement des bascules.
Ils comptent, le nombre dimpulsions (appliques
son entre) suivant le systme de numration
binaire.


36
Description des entres/sorties
Entres :
Horloge (H, CLK, CP)
Entre permettant une volution de la sortie.
Front montant actif : Front descendant actif :
Remise zro (Reset, CLR)
Entre permettant une mise zro des sorties.
Active sur niveau haut ou niveau bas.

Sorties :
Q2, Q1, Q0
Q2 : poids fort Q0 : poids faible
37
Schma dun compteur 3 bits
COMPTEUR
Horloge
Entre
de mise 0
Sorties
Q2
Q1
Q0
38
CHRONOGRAMMES
Horloge active sur front descendant
Q2
Q0
Q1
H
0
1
0
0
0
0
1
0
1
0
1
0
1
1
0
0
1 1
1
1
1
0
0 1
0
0 1
1
0
1
0
0
1
0
0
0
0
0
1
1
0
0 1 2 3 4 5 6 7 0 1 2
39
COMPTEUR 3 BITS
Le compteur prcdent compte de 0 7.
On dit que cest un compteur modulo 8.
F0 = F/2
F1 = F/4
F2 = F/8
F : frquence du signal H
F0 : frquence du signal Q0
F1 : frquence du signal Q1
F2 : frquence du signal Q2
En observant les signaux on remarque que :
Un compteur peut servir de diviseur de frquences.
40
COMPTEUR SYNCHRONE

Dans la structure synchrone, lhorloge est la mme
pour tous les tages. Le basculement de toutes les
sorties se fait en mme temps.
H
/Q
Q
D
Qa
/Q
Q
D
Qb
/Q
Q
D
Qc
/Q
Q
D
Qd
41
COMPTEUR ASYNCHRONE
Dans la structure asynchrone, limpulsion de progression
du compteur est applique sur lentre dhorloge du
premier tage, les entres dhorloge des autres bascules
reoivent le signal de sortie de ltage prcdent.
Horloge
1 1
1
Q0 Q1 Q2
Remise 0
J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
42
Compteur asynchrone modulo N = 2
n

Contient n bascules JK.
J=K=1.
Les bascules sont montes en cascade.
43
Compteur asynchrone modulo8 =2
3 bascules sont ncessaires.
Horloge
1 1
1
Q0 Q1 Q2
Remise 0
J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
H
Q0
t
t
t
t
Q1
Q2
0
0
0
1
0
0
0
0
1
1
1
0
0
1
0
0
0
0
1
0
0
1
1
1
0
1
1
1
0
1
Q0
Q1
Q2
0 1 3 4 5 6 7 0 1 2 N
44
Compteur asynchrone modulo N 2
n

On cherche la puissance de 2 immdiatement
suprieure N.

Lexposant de cette puissance de 2 donne le
nombre de bascules JK monter en cascade.

Si par exemple N =10 2< 10 <2
4
4 bascules
45
Un compteur modulo 10 doit compter de 0 9
Il faut donc arrter le compteur la valeur 1001.
Il faut dtecter la combinaison Q
3
Q
2
Q
1
Q
0
=1010 et la
renvoyer sur clear


Remise zro (0000)
1 3
Q = Q 1
1 3
Q .Q
&
Q
1
Q
3
1 3
Q .Q 1
Vers RESET de toutes
Les bascules
10 2
(10) (1010)
Q
0
Q
1
Q
2
Q
3
46
Remise 0 des 4
bascules
H
Q0
t
t
t
t
Q1
Q2
0 1 3 4 5 6 7 8 9 2 N
Q3
0 47
Un compteur modulo 10 doit compter de 0 9
Dcompteur:
Un dcompteur possde les mmes
caractristiques qu'un compteur ceci
prs qu':
chaque nouvel vnement le code binaire de
sortie est dcrment de 1.
48
H
Q0 Q1 Q2
J Q
Q
H
K
S
R
1
1
0
J Q
Q
H
K
S
R
1
1
0
J Q
Q
H
K
S
R
1
1
0
RAZ
logigramme :
t
Q2
Chronogramme :
t
H
t
Q0
t
Q1
0 7 6 5 4 3 2 1 0
t
Q0
t
Q1
t
Q1
t
Q0
0
0
0
1
1
1
0
1
1
1
0
1
0
0
1
1
1
0
0
1
0
1
0
0
Dcompteur:
Dcompteur:
50
H
Q0 Q1
Q0
Q1
Q2
Q3
Q2
J Q
Q
H
K
S
R
1
1
0
J Q
Q
H
K
S
R
1
1
0
J Q
Q
H
K
S
R
1
1
0
RAZ
J Q
Q
H
K
S
R
1
1
0
51
Compteur synchrone modulo N
Inconvnients du compteur asynchrone:

Temps de rponse.(retard)(malgr quil est
facile raliser).
Comme consquence : provoquer des tats
transitoires qui peuvent tre indsirables.
Solution: Compteur synchrone!!
Les compteurs
Compteurs synchrones
Problmes des compteurs asynchrones
Tous les cycles ne sont pas possibles.
Il subsistent des tats transitoires.
t
H
t
Q1
t
Q0
Retard
0
0
0
1
1
0
2
0
1
3
1
1
0
0
0
0
0
0
2
0
1
Structure dun compteur synchrone
Le signal dhorloge est commun toutes les bascules.
Il faut utiliser n bascules JK (M 2
n
) et agir sur les
entres J et K en fonction de ltat des sorties Q.
J Q
Q
H
K
S
R
J Q
Q
H
K
S
R
J Q
Q
H
K
S
R
Q0 Q1 Qn
Systme logique
H
J0 K0 J1 K1 Jn Kn 0 0 0
0 0 0
Les compteurs
54
Table de transition
On dfinit la table de
transition (ou dexcitation) de
la bascule JK.
Qn Qn+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
J K Q
n
Q
n+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
0
0
1
1
1
0
Table de vrit de la bascule J K
Table dexcitation (ou de transition) dune bascule
Elle permet de dterminer quelles valeurs il faut appliquer aux entres
synchrones pour faire voluer la sortie de la bascule dun tat vers un autre.
Exemple : compteur synchrone modulo 8
0
1
2
3
4
5
6
7
Q2
0
0
0
0
1
1
1
1
Q0
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
Q1 J2 K2 J1 K1 J0 K0
0 0 1
0 1 1
0 0 1
1 1 1
0 0 1
0 1 1
0 0 1
1 1 1
table de vrit :
J Q
n
Q
n+1
K
0 0 0
0 1
1 0
1 1
1
1
0
Compteur synchrone modulo 8
Dterminer les J
i
et les K
i
pour faire passer Q
i
Q
i+1

Q1Q0
Q2
0
1
00 01 11 10
1 1
1 1
tableaux de Karnaugh et quations logiques :
K0 1 K0 1
Q1Q0
Q2
0
1
00 01 11 10
1 1
1 1
J0 1 J0 1
Compteur synchrone modulo 8
Q1Q0
Q2
0
1
00 01 11 10
1 0
1 0
tableaux de Karnaugh et quations logiques :
K1 Q0 K1 Q0
Q1Q0
Q2
0
1
00 01 11 10
0 1
0 1
J1 Q0 J1 Q0
Compteur synchrone modulo 8
Q1Q0
Q2
0
1
00 01 11 10

0 0 1 0
tableaux de Karnaugh et quations logiques :
K2 Q1Q0 K2 Q1Q0
Q1Q0
Q2
0
1
00 01 11 10
0 0 1 0

J2 Q1Q0 J2 Q1Q0
Compteur synchrone modulo 8
Q0 Q1 Q2
J Q
Q
H
K
S
R
J Q
Q
H
K
S
R
J Q
Q
H
K
S
R
Q1Q0
0 0 0
0 0 0
H
1
J0
K0
J1
K1
J2
K2
logigramme :
Alors : J0 =K0= 1
J1 = K1=Q0
J2 = K2 = Q0 Q1
Les quations de JetK:
Les registres
60
Dfinition
Une bascule est llment de base de la logique squentielle.
Une bascule permet de mmoriser un seul bit.
Un registre est un ensemble ordonn de n bascules.
Un registre permet de mmoriser ( sauvegarder) une
information sur n bits.
Exemple :

61
Types de registres
Il existe plusieurs types de registres :
Registre entres parallles et sorties parallles (Registre
chargement parallle ).
Registre entre srie et sortie srie
Registre entre srie et sortie parallle.
Registre entre parallle et sortie srie.
registre universel : il permet de combiner les diffrents
modes en fonction de ltat dentres de commande.




62
Types de registres
E
S
Srie Parallle
Srie
Parallle
Chargement
63
Registre dcalage
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0

Entre parallle optionnelle
Sortie parallle optionnelle
Sortie srie
Entre srie
Commande
dcalage
0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0
Registre dcalage : Exemple 1
T T
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 1 1
0 0 0 0 0 0 1 1
0 0 0 0 0 0 1 1 1
0 0 0 0 0 1 1 1
0 0 0 0 0 1 1 1 1
0 0 0 0 1 1 1 1
0 0 0 0 1 1 1 1 0
0 0 0 1 1 1 1 0
0 0 0 1 1 1 1 0 0
0 0 1 1 1 1 0 0
0 0 1 1 1 1 0 0 0
0 1 1 1 1 0 0 0
0 1 1 1 1 0 0 0 0
1 1 1 1 0 0 0 0
1 1 1 1 0 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0
1 1 1 1 1 0 0 0 0 0 0 0 0
0 0 0 1 1 0 0 1 1
0 0 1 1 0 0 1 1
0
Registre dcalage : Exemple 2
T T
0 1 1 0 0 1 1 0
0 1 1 0 0 1 1 0
0 1 1 0 0 1 1 0 0
1 1 0 0 1 1 0 0
1 1 0 0 1 1 0 0 1
1 0 0 1 1 0 0 1
1 0 0 1 1 0 0 1 1
0 0 1 1 0 0 1 1
0 0 1 1 0
Registre entres parallles et sorties parallles
(Registre parallle )
Il peut charger une information sur N bits en mme temps.
Les n bascules changement dtats en mme temps.
Chaque bascule Bi prend la valeur de linformation i.
Lorsque : H=0 tat mmoire,
H=1 chargement
67
Registre criture et lecture parallle
Structure mmorisation dun mot de 4 bits :
D Q
Q H
D Q
Q H
D Q
Q H
D Q
Q H
H
E
L
SA SB SC SD
A B C D
Registre entres parallles et sorties parallles
(Registre parallle )
Registre entre srie et sortie srie
( Registre dcalage )

Linformation est introduite bit par bit ( en srie).
L'ensemble du registre est dcal d'une position ( Bi, Bi+1) et la bascule B0
reoit une nouvelle entre ES.
Un tel registre est appel registre entre srie gauche et sortie srie
droite ou registre dcalage gauche.
69
70
Registre entre srie et sortie srie
( Registre dcalage )

D Q D Q D Q D Q
Entre
Srie
Sortie
Srie
Q
0
Q
1
Q
2
Q
3
E
t
a x x x x
b a x x x
c b a x x
d c b a x
e d c b a
registre entre srie droite et sortie srie gauche
ou registre dcalage droite
Registre entre srie et sortie srie
( Registre dcalage )

Registre parallle
Registre dcalage
73
Registre universel 4-bits
Peut effectuer le chargement parallle et le dcalage dans les deux directions.
Entre srie droite Entre srie gauche
Horloge
Sorties parallles
Entres parallles
Commandes
Sortie srie
74
Table de fonctionnement
75
Diagramme logique du registre dcalage
Universel 4-bits
Chronogramme exemple - registre dcalage
H 1
0
t
Q3 1
0
t
Q4 1
0
t
Q1 1
0
t
Q2 1
0
t
Q0 1
0
t
D 1
0
t
R 1
0
t
Q6 1
0
t
Q7 1
0
t
Q5 1
0
t
registre dcalage 74164
DIGI BOARD2 Type 3910
DIGI BOARD2 Type 3910
DIGI BOARD2 Type 3910
DIGI BOARD2 Type 3910
DIGI BOARD2 Type 3910
DIGI BOARD2 Type 3910