Vous êtes sur la page 1sur 7

Chapitre 4 : Architecture des ordinateurs

Table des matires


I.

Dfinition.................................................................................................................................................................... 2

II.

Blocs fonctionnels ...................................................................................................................................................... 2

III.

Architectures de base ................................................................................................................................................ 2


III.1 Architecture de Von Neumann................................................................................................................................ 2
III.2 Architecture de Harvard .......................................................................................................................................... 2

IV.

Notions de programme .............................................................................................................................................. 3


IV.1 Niveaux de programmation .................................................................................................................................... 3
IV.2 Le systme dexploitation ....................................................................................................................................... 3

V.

Jeu dinstructions ....................................................................................................................................................... 3


V.1 Dfinition.................................................................................................................................................................. 3
V.2 Codage...................................................................................................................................................................... 4
V.3 Type dinstructions ................................................................................................................................................... 4
V.4 Architectures RISC et CISC ........................................................................................................................................ 4

VI.

a.

Larchitecture CISC .............................................................................................................................................. 4

b.

Larchitecture RISC .............................................................................................................................................. 4

Lunit centrale de traitement ................................................................................................................................... 4


VI.1 Description .............................................................................................................................................................. 4
a.

Lunit de traitement .......................................................................................................................................... 4

b.

Lunit de commande ......................................................................................................................................... 5

c.

Les registres gnraux (ou registres banaliss) .................................................................................................. 5

VI.2 Fonctionnement de lunit centrale ....................................................................................................................... 6


a.

Excution dune instruction ................................................................................................................................ 6

b.

Excution dun programme ................................................................................................................................ 6

VI.3 Cycle dhorloge ........................................................................................................................................................ 6


VII. Lunit dentres sorties (unit dchange) ............................................................................................................... 6
VIII. Les bus........................................................................................................................................................................ 7
VIII.1 Dfinition............................................................................................................................................................... 7
VIII.2 Connexion sur le bus ............................................................................................................................................. 7
IX.

Les architectures parallles........................................................................................................................................ 7

Chapitre 4 :
Architecture des ordinateurs
I.

Dfinition

Larchitecture dun ordinateur est la description de ses units fonctionnelles et de leurs interconnexions. Un
ordinateur est une machine de traitement de linformation. Il est capable dacqurir de linformation, de la stocker,
de la transformer en effectuant des traitements quelconques, puis de la restituer sous une autre forme.

II.

Blocs fonctionnels

Lordinateur est une machine qui excute une suite dinstructions dite programme. Il est constitu de trois parties
principales connectes entre elles grce un bus systme :
-

Lunit centrale de traitement (CPU : Central Processing Unit) ou processeur ;

La mmoire centrale (MC) ;

Lunit dentres/sorties (unit dchange).


Mmoire

Unit centrale

Unit d E/S

Bus systme

III.

Architectures de base

III.1 Architecture de Von Neumann


Cette architecture est caractrise par un processeur et une mmoire relis par un bus. Les instructions et les
donnes sont stockes dans la mme mmoire.
Mmoire

Unit centrale

Bus

III.2 Architecture de Harvard


Dans cette architecture on spare physiquement la mmoire des instructions et la mmoire de donnes. Chacune de
ces mmoires est accessible par un bus diffrent. Il est alors possible d'accder simultanment aux instructions et aux
donnes, ce qui permet d'augmenter le flux des informations.
Mmoire
programmes

Unit centrale

Bus code

Mmoire donnes

Bus data
2

IV.

Notions de programme

Une fonction de traitement effectue par un ordinateur est dite programme. Cest une suite dinstructions qui
devront tre excutes dune manire squentielle. Une instruction est une opration lmentaire, la combinaison
de plusieurs oprations lmentaires permet dcrire des fonctions complexes. Un programme source est crit par un
dveloppeur dans un langage de programmation. Un tel programme nest pas toujours directement comprhensible
par lunit centrale de lordinateur. Le programme source devra tre donc transform et manipul afin de gnrer un
programme excutable. Ce dernier, appel galement code ou code objet, est la forme de programme que peut
comprendre lunit centrale de traitement (processeur).

IV.1 Niveaux de programmation


Dvelopper un programme consiste fournir au processeur la suite dinstructions lmentaires qui devront tre
excutes. Ces instructions sont crites selon le code que peut manipuler le processeur. Une telle programmation est
dite programmation en langage machine. Cest une programmation bas niveau, et elle est trs dlicate, dans la
mesure o il est difficile pour un programmeur de pouvoir se souvenir de tous les codes de toutes les instructions du
processeur. Pour remdier ce problme on a introduit la programmation en assembleur, qui consiste utiliser des
mnmoniques au lieu des codes des instructions. Cette programmation est aussi une programmation de bas niveau,
mais un langage assembleur permet de convertir les mnmoniques en codes machine. Il existe aussi des langages dits
de haut niveau (Fortran, Basic, Pascal, C, Java, etc. ). Ces langages sont trs proches du langage humain et
permettent donc une programmation beaucoup plus simple. Dans ce cas, le programmeur doit utiliser un compilateur
(ou un interprteur) afin de convertir le programme crit dans le langage de haut niveau en un code utilisable par le
processeur.

IV.2 Le systme dexploitation


Pour tre excut, un programme utilisateur (software) ncessite du matriel (hardware) constitu par les diffrents
lments de lordinateur. Pour diverses raisons de compatibilit et de facilit dutilisation, un programme, dit
systme dexploitation (Windows, Mac OS, Android, Linux) sert dintermdiaire entre le matriel et le programme
utilisateur.

V.

Jeu dinstructions

V.1 Dfinition
Le jeu dinstructions dcrit lensemble des oprations lmentaires que le processeur peut excuter.
Une instruction au niveau machine doit fournir l'unit centrale toutes les informations ncessaires pour dclencher
lopration : type d'action, o trouver le ou les oprandes, et o ranger le rsultat. C'est pourquoi une instruction
comporte en gnral plusieurs champs ou groupes de bits. Le premier champ contient le code opration. Les autres
champs peuvent comporter les adresses des oprandes et celle du rsultat.
Code opration

Adresse 1

Adresse 2

Code opration

Adresse 1

Adresse 2

Code opration

Adresse

Adresse rsultat

V.2 Codage
La largeur en bits de chacun des diffrents champs est importante, en particulier pour le code opration. Le nombre
de bits est dtermin par le nombre d'oprations distinctes envisages : n bits autorisent 2 n instructions. Toutes les
instructions ne ncessitent pas forcment le mme nombre de champs ou des champs de mme longueur.

V.3 Type dinstructions


Les instructions peuvent tre classes en quatre groupes :
-

Transferts de donnes : de mmoire registre, de registre registre, de registre mmoire

Oprations arithmtiques : addition, soustraction, multiplication et division

Oprations logiques : ET, OU inclusif, NON, OU exclusif, etc.

Contrle de squence : branchements, test, appel de procdure, etc.

V.4 Architectures RISC et CISC


Du point de vue nombre dinstructions, les processeurs se rpartissent en deux architectures :

a. Larchitecture CISC (Complex Instruction Set Computer)


Ordinateur jeu dinstruction large. Cest une architecture avec un grand nombre dinstructions o le processeur
peut excuter des tches complexes par instruction unique.

b. Larchitecture RISC (Reduced Instruction Set Computer)


Ordinateur jeu dinstruction rduit. Cest une architecture dans laquelle les instructions sont en nombre rduit. Les
instructions lmentaires sont les seules disponibles, les instructions complexes devront tre programmes par
lutilisateur.

VI.

Lunit centrale de traitement

VI.1 Description
Lunit centrale de traitement, dite CPU ou bien processeur, est llment de lordinateur qui interprte et excute
les instructions du programme. Le processeur est divis en deux parties, lunit de commande et lunit de
traitement, en plus de plusieurs registres gnraux.

Horloge

Registres

Unit de commande

Unit de traitement

Unit centrale de traitement

a. Lunit de traitement
Elle regroupe les circuits qui assurent les traitements ncessaires l'excution des instructions.

Case mmoire
1er Oprande

2me Oprande

Conditions

ALU

Contrle

Registre dtat

Rsultat
Accumulateur

Unit de traitement

Unit Arithmtique et Logique (ALU) : circuit complexe qui assure les fonctions logiques (ET, OU,
Comparaison, Dcalage, etc.) ou arithmtique (Addition, soustraction)

Le registre d'tat : Compos de bits considrer individuellement. Chacun de ces bits est un indicateur dont
l'tat dpend du rsultat de la dernire opration effectue. On les appelle indicateurs dtat ou drapeaux
(flags).

Retenue (carry : C)

Signe (Sign : S)

Dbordement (overflow : OV ou V)

Zro (Z)

Les accumulateurs : ce sont des registres de travail qui servent stocker un oprande au dbut d'une
opration arithmtique et le rsultat la fin de l'opration.

b. Lunit de commande
Elle est forme par lensemble des lments suivants :
-

Le registre dinstruction (RI) : reoit linstruction excuter ;

Le compteur programme (CP) ou Pointeur Instruction (IP) : Registre contenant ladresse en mmoire o est
stocke linstruction chercher. Il pointe chaque fois ladresse de linstruction suivante excuter ;

Le dcodeur : dtermine quelle opration doit tre effectue parmi toutes les oprations possibles ;

Le squenceur : gnre les signaux de commande ;

Lhorloge : synchronise toutes les actions de lunit centrale.


Compteur programme

Registre instructions

Dcodeur

Squenceur

Horloge
Unit de commande

c. Les registres gnraux (ou registres banaliss)


Jouent le mme rle que les cases mmoires, mais leur temps daccs est trs faible. Ils sont utiliss pour sauvegarder
des rsultats intermdiaires pour viter des accs la mmoire, acclrant ainsi lexcution des programmes.
5

VI.2 Fonctionnement de lunit centrale


a. Excution dune instruction
Le traitement dune instruction peut tre dcompos en trois phases qui dmarrent au moment o une adresse est
place dans le registre PC.
Phase IF :

Recherche de l'instruction traiter [Instruction Fetch]


-

Lecture de linstruction dans la mmoire

Transfert de linstruction dans le RI

Cette premire phase est identique quelle que soit linstruction.


Phase D :

Dcodage de linstruction et recherche de loprande [decode]


-

Dcodage de lopration pour la gnration de squences

Recherche de loprande dans la mmoire

Mise jour du registre PC

Phase EX :

Excution de l'instruction [execute]


-

Excution de lopration

Positionnement des flags

b. Excution dun programme


Le processeur est un circuit lectronique squentiel dont les cycles se rptent indfiniment au rythme de lhorloge.
Lexcution des instructions dun programme est donc automatique. Lexcution dun programme se fait en
chargeant dans le registre PC ladresse en mmoire centrale de la premire instruction du programme. Lexcution
dune instruction permet galement de calculer ladresse (contenu du registre PC) de la prochaine instruction
excuter. Lvolution d programme se fera donc dune manire squentielle et automatique.

VI.3 Cycle dhorloge


Les circuits qui synchronisent et contrlent toutes les oprations de lordinateur sont situs dans lunit de
commande. Les signaux priodiques gnrs par lhorloge dfinissent le cycle de base ou cycle machine. Le temps
dexcution dune instruction dpend du type dopration effectuer, un cycle instruction peut stendre sur
plusieurs cycles machines.
Cycle dhorloge

Recherche de linstruction

Dcodage de linstruction

Cycle dinstruction

Excution
Instruction
suivante

VII. Lunit dentres sorties (unit dchange)


Elle gre en entre comme en sortie le transfert des informations entre lordinateur et les priphriques (clavier,
imprimante, scanner etc.). Durant une opration dentre/sortie, linformation est change entre la mmoire
principale et le priphrique reli au systme. Cet change ncessite une interface (ou contrleur) pour grer la
connexion. Le rle de cette interface est de connecter le priphrique au bus de donnes et de grer les changes
6

entre le processeur et le priphrique. On accde aux donnes de linterface par le biais dun espace dadresses
dentres/sorties.

VIII. Les bus


VIII.1 Dfinition
Un bus est un ensemble de connexions (fils) qui assure la transmission du mme type dinformation. Le bus systme
dun ordinateur est constitu de trois bus vhiculant des informations en parallle :
-

Un bus de donnes bidirectionnel, qui assure le transfert des informations entre le processeur et son
environnement. Le nombre de lignes de donnes fait rfrence la capacit de traitement du processeur.

Un bus dadresses unidirectionnel qui permet la slection de la position des informations traiter dans un
espace mmoire (ou espace adressable) qui peut avoir 2A emplacements, A tant le nombre de lignes dans le
bus d'adresses.

Un bus de commande, constitu par des signaux qui assurent la synchronisation des flux d'information sur les
bus de donnes et dadresses.

VIII.2 Connexion sur le bus


La multiplication des priphriques autour du processeur oblige la prsence dun dcodage dadresse permettant
daiguiller les donnes prsentes sur le bus de donnes vers leur destination exacte.
En effet, le processeur peut communiquer avec les diffrentes mmoires et les diffrents botiers dinterface, ceux-ci
tant tous relis sur le mme bus de donnes. Afin dviter des conflits, un seul composant doit tre slectionn la
fois. Ceci est possible en attribuant chaque priphrique une adresse ou bien une plage dadresse qui lui est propre.
Une fonction de dcodage permet la slection du priphrique lorsque son adresse est prsente sur le bus dadresse.
Lorsquun composant nest pas slectionn, ses sorties sont dconnectes afin de ne pas perturber les donnes
circulant sur le bus.

IX.

Les architectures parallles

Les concepteurs dordinateurs ne cessent de chercher des moyens afin damliorer davantage les performances des
ordinateurs. Lintervention sur les caractristiques lectriques et dynamiques des composants lectroniques a, pour
longtemps, apport des augmentations de performances considrables, mais de plus en plus les limites physiques
sont atteintes. Les concepteurs dordinateurs se sont tourns vers des techniques et des architectures diffrentes qui
permettent doffrir plus de vitesse et plus de capacit de traitement. Les architectures parallles sont parmi les
solutions sur lesquelles beaucoup de travaux de recherches ont t labors afin daugmenter chaque fois les
performances des ordinateurs. Les architectures parallles sont nombreuses et diffrentes du fait que laspect
parallle dans les traitements et diffrent dune application une autre. Parmi les architectures parallles on peut
citer :
-

Les pipelines

Les processeurs vectoriels

Les processeurs multicurs

Les rseaux dordinateurs

Les rseaux de processeurs

Etc.