Circuits squentiels e

Mmoire e

Structure de lordi

Architecture des ordinateurs

Cours 3

7 octobre 2011

Archi

1/30

Circuits squentiels e

Mmoire e

Structure de lordi

Circuits squentiels e

Archi

2/30

Circuits squentiels e

Mmoire e

Structure de lordi

Circuit ` mmoire a e
Comment fabriquer une guirlande cyclique ? Les lampes colores e doivent sallumer, chacune ` leur tour, de faon cyclique. a c

INC

DEC

MEM

! ! ! irralisable avec e un circuit combinatoire

Archi 3/30

Circuits squentiels e

Mmoire e

Structure de lordi

Principe dun circuit squentiel e

On suppose que le temps est discret : on peut le dcouper e suivant les instants 0, 1, 2, ..., n, n+1, ...
A 0

>1
0

1 Q

>1
0

>1
1

Q
A

A 0 0 1 1 A 0 1
A 1

Q 0 1 0 1 Q Q 0
>1

Q 1 0 0 0

>1
1

>1
0

Q
1

>1
0

>1
1

Archi

4/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule RS : tats stables e

Pour R = S = 0, 2 tats stables possibles : e Q = 0 et Q = 1 (tat 0) e Q = 1 et Q = 0 (tat 1) e
A 0 0 1 1 B 0 1 0 1 NONOU 1 0 0 0

>1
0

>1
1

1 R 0

>1

Q 0 R

0 0

>1

Archi

5/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule RS : activation
SET : S = 1 et R = 0 Q = 1 et Q = 0 (tat 1) e RESET : S = 0 et R = 1 Q = 0 et Q = 1 (tat 0) e S = 1 et R = 1 : ambigu e t
1 0
A 0 0 1 1 B 0 1 0 1 NONOU 1 0 0 0

>1
1

>1
0

0 R 0

>1

Q 1 R

1 1

>1

Archi

6/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule RS : table de vrit e e

S 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 R 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Q 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Q X 0 1 X X 0 0 X X 1 1 X X 0 0 X Q X 1 0 X X 1 1 X X 0 0 X X 0 0 X
7/30

>1

>1

Archi

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule RS : Rsum e e
S 0 0 1 1 R 0 1 0 1 Q Q 0 1 0 Q Q 1 0 0 Sorties inchanges e RESET : remise ` 0 a SET : mise ` 1 a non utilis e

La bascule RS mmorise la valeur des entres : sa sortie dpend e e e de la derni`re entre mise ` 1 (R ou S). e e a
Q ? S R
Archi

t
8/30

Circuits squentiels e

Mmoire e

Structure de lordi

Horloge
Bascule = composant asynchrone : la sortie change rapidement apr`s modication des entres e e Syst`me synchrone : les valeurs sur le circuit ne peuvent e tre modies qu` certains moments (temps discret), e e a suivant le rythme dune horloge globale Horloge = signal priodique e Frquence dhorloge = inverse de la priode e e gnralement entre 1 et 500 MHz cycle de 1000 ` 2 ns e e a
Niveau haut Front montant

H
Cycle (periode) Niveau bas
Archi

t
Front descendant
9/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule RS + Horloge = RSH

S Q

Q R

Sn 0 0 1 1

Rn 0 1 0 1

Qn+1 Qn 0 1 ?

Sn et Rn : tats des entres ` linstant t = n e e a Qn+1 : sortie au prochain cycle dhorloge (instant t = n + 1) Equation : Qn+1 = S + RQn

Archi

10/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule RSH : latch vs. ip-op

Q S R H

Bascule RSH latch Activation sur niveau haut dhorloge

Bascule RSH ip-op Activation sur front montant dhorloge

Q S R H

t
11/30

Archi

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule JK
Q J S Q

Q K Q R

Jn Kn 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1

Qn Qn 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

S R 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1

Qn+1 0 1 0 0 1 1 1 0

Jn 0 0 1 1

Kn 0 1 0 1

Qn+1 Qn 0 1 Qn

Equation : Qn+1 = Jn Qn + Kn Qn

Archi

12/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bascule D (ip-op)
Q D Q

Dn 0 1

Qn+1 0 1
Q

Equation : Qn+1 = Dn

Q D H t
Archi 13/30

Circuits squentiels e

Mmoire e

Structure de lordi

Rsum (ip-op) e e
Bascule RS Sn 0 0 1 1 Rn 0 1 0 1 Qn+1 Qn 0 1 ? Bascule JK Jn 0 0 1 1 Kn 0 1 0 1 Qn+1 Qn 0 1 Qn Bascule D Dn 0 1 Qn+1 0 1

Qn+1 = S + RQn
S Ck R Q

Qn+1 = Jn Qn + Kn Qn
J Ck K Q

Qn+1 = Dn
D Ck

Q Q

latch : sans le
Archi 14/30

Circuits squentiels e

Mmoire e

Structure de lordi

Ralisation de la guirlande cyclique e

Raz

INC

DEC

MEM
Q D Ck Q D Ck H H t

Archi

15/30

Circuits squentiels e

Mmoire e

Structure de lordi

Mmoire e

Archi

16/30

Circuits squentiels e

Mmoire e

Structure de lordi

Registres
Registre : emplacement de mmoire interne au processeur ; e mmoire au temps dacc`s tr`s rapide e e e mais dont le cot de fabrication est tr`s lev car lespace u e e e dans un microprocesseur est limit. e taille variable entre les processeurs,
le plus souvent des registres 32 bits, rcemment, apparition de registres 64 bits. e

D0

D1

D2

D3

Q Q

Q Q

Q Q

Q Q

Clk S0
Archi

S1

S2

S3
17/30

Circuits squentiels e

Mmoire e

Structure de lordi

Diagramme dune mmoire adressable 4 3 e

I2 I1 I0 D
porte dcriture

D Ck

D Ck

Q
ligne de slection du mot 0

Mot 0, adresse: 00

Ck

D Ck

D Ck

D Ck

Q
ligne de slection du mot 1

Mot 1, adresse: 01

A0 A1

D Ck

D Ck

D Ck

Q
ligne de slection du mot 2

Mot 2, adresse: 10

D Ck

D Ck

D Ck

Q Mot 3, adresse: 11

ligne de slection du mot 3

interrupteurs O2 O1 O0

CS RD OE Activation de la sortie: CS.RD.OE

Archi

18/30

Circuits squentiels e

Mmoire e

Structure de lordi

Organisation de la mmoire e
2 exemples dorganisation dune mmoire 26 = 64 octets : e

DEC 64x6

DMUX 8x3

Adresse sur 6 bits

octet lu

Adresse sur 4 bits transmise en 2 temps

MUX 8x3

octet lu

Archi

19/30

Circuits squentiels e

Mmoire e

Structure de lordi

Mmoires RAM (Random Access Memory) e

RAM = mmoire vive = mmoire syst`me = mmoire volatile e e e e rapidit dacc`s : essentielle pour fournir rapidement les e e donnes au processeur. e volatilit : les donnes sont perdues d`s que lordinateur e e e cesse dtre aliment en lectricit. e e e e SRAM (Static RAM) :
utilise des bascules pour mmoriser linfo ; e tr`s rapide mais coteux en composants ; e u temps dacc`s : de lordre de 1 ns ; e utilise pour le cache, par exemple. e

DRAM (Dynamic RAM) :

utilise des charges de condensateurs (plus conomique) ; e moins rapide que la SRAM, ncessite des rafra e chissements ; temps dacc`s : de lordre de 10 ns ; e utilise pour la mmoire principale. e e
Archi 20/30

Circuits squentiels e

Mmoire e

Structure de lordi

Mmoires non volatiles e

Mmoires non volatiles accessibles par adresses : e ROM (Read Only Memory) : ni rinscriptible, ni eaable. e c donnes enregistres ` la fabrication. moins ch`re que la RAM. e e a e PROM (Programmable ROM) : inscriptible une seule fois (` a base de fusibles). EPROM (Erasable PROM) : rinscriptible apr`s eacement UV. e e EEPROM (Electrically EPROM) : eaable (par octets) par c application dimpulsions. plus facile ` reprogrammer, mais plus a lente et de capacit plus faible que lEPROM. e Flash : eaable et rinscriptible par blocs, sans dmontage. c e e faible temps dacc`s ( 50 ns) mais dgradation rapide (par e e rapports aux disques). mmoires de masse (disques durs, CDs, DVDs, ...) : grande e capacit mais tr`s lentes ( 10 ms pour les disques durs). e e
Archi 21/30

Circuits squentiels e

Mmoire e

Structure de lordi

Rsum e e
Type Volatile ? Inscript. ? Taille deac. SRAM DRAM ROM PROM EPROM EEPROM Fash Masse oui oui non non non non non non oui oui non 1 fois UV oui oui oui/non octet octet total octet bloc octet Nombre deac. illimit e illimit e limit e limit e limit e +++ ++ + ++ ++ +++ ++ + +++ ++ +++ +++ +++ +++/+ +++/+ + Cot u Vitesse

Archi

22/30

Circuits squentiels e

Mmoire e

Structure de lordi

Hirarchie des mmoires e e

Temps daccs

Registres Cache Mmoire centrale

Cout

Disques magntiques (disque dur, ...) Disques optiques

Capacit
Archi 23/30

Circuits squentiels e

Mmoire e

Structure de lordi

Structure de lordinateur

Archi

24/30

Circuits squentiels e

Mmoire e

Structure de lordi

Architecture de Von Neumann

bus

Unit Centrale Unit de commande Von Neumann

UAL
exemples de dispositifs d'entre/sortie

Registres : :

Mmoire principale Clavier ROM RAM Moniteur

Imprimante

Bus
Archi 25/30

Circuits squentiels e

Mmoire e

Structure de lordi

Bus
Bus : ensemble de liaisons physiques (cbles, pistes de circuits a imprims, etc.) pouvant tre exploites en commun par plusieurs e e e lments matriels an de communiquer. ee e Objectif : rduire le nombre de voies ncessaires ` la e e a communication des dirents composants. e Caractristiques : e
Largeur : nombre de lignes physiques sur lesquelles les donnes e sont envoyes = nombre de bits transmis en parall`le. e e Frquence (en Hz) : nombre de paquets de donnes envoys ou e e e reus par seconde. c Dbit maximal (ou taux de transfert maximal) : quantit de e e donnes transportes par unit de temps (largeur frquence). e e e e Exemple : largeur 16 bits et frquence 133 MHz 266 Mo/s e
Archi 26/30

Circuits squentiels e

Mmoire e

Structure de lordi

Direnciation des bus e

Processeur
Bus

Registres

Contrleur de bus

Bus mmoire

Mmoire

Unit de commande

UAL

Disque dur

Souris
Bus interne du processeur

Web cam
Bus d'E/S
. . .

Archi

27/30

Circuits squentiels e

Mmoire e

Structure de lordi

Spcialisation des bus e

Dirents types de bus : e bus dadresses : transporte les adresses mmoire auxquelles le e processeur souhaite accder (unidirectionnel). e bus de donnes : vhicule les instructions en provenance ou ` e e a destination du processeur (bidirectionnel). bus de commandes : transporte les ordres et les signaux de synchronisation de lunit de commande (bidirectionnel). e bus syst`me : permet au processeur de communiquer avec la e mmoire centrale du syst`me (mmoire vive ou RAM). e e e bus dextension (bus dentre/sortie) : permet aux divers e composants de la carte-m`re (USB, cartes PCI, disques durs, e lecteurs, ...) de communiquer entre eux.
Archi 28/30

Circuits squentiels e

Mmoire e

Structure de lordi

Spcialisation des bus (suite) e

ISA (Industry Standard Architecture) : appara en 1981, bus t standard des PC jusqu` la n des annes 1990. a e PCI (Peripheral Component Interconnect) : lanc ` la n des ea annes 90 pour faire face ` la demande lies aux applications vido. e a e e AGP (Accelerated Graphics Port) :lanc en 1997, port interne e destin exclusivement aux cartes grae Norme bits MHz ISA 8-bit 8 8.3 phiques. Remplac par le PCI-Express. e ISA 16-bit 16 8.3 USB (Universal Serial Bus) : bus ` a transmission srie, permet de connecter e des priphriques ` chaud (Plug & Play) e e a SCSI (Small Computer Syst. Interface) : liaison de priphriques e e
PCI 32-bit PCI-X 2.0 AGP AGP (x8) ATA133 USB USB 2.0 SCSI-2 Wide SCSI-3 Ultra 32 64 32 32 16 1 1 16 16 33 533 66 66x8 66 Mo/s. 8 16 132 4264 264 2112 132 1.5 60 20 640

10 80 QDR

Archi

29/30

Circuits squentiels e

Mmoire e

Structure de lordi

Structure de bus moderne

Moniteur Adaptateur graphique
Bus AGP / PCI Express
nord

Bus mmoire

Processeur Ethernet
Bus PCI

Bus local

Circuit pont
sud

Mmoire

SCSI

USB 2

Contrleur ATAPI
Disque dur Lecteur DVD

Souris

Clavier

Archi

30/30