ATELIER TECHNIQUE

Le 28 et 29 novembre 2012
De 9h00 18h00

Traitement numrique du signal

Les notions de bases et la mise en uvre sur DSP et FPGA
Objectifs : En prcisant les notions de base et en illustrant le protocole de dveloppement par deux exemples
concrets de mise en uvre, cet atelier vise aussi prsenter les deux grandes familles de solutions
technologiques de traitement numrique du signal dans l'embarqu : les processeurs DSP et les FPGAs.
PROGRAMME
Jour 1 : Traitement du signal sur DSP

Jour 2 : Traitement du signal sur FPGA

8H30- Accueil

8H30- Accueil

8H45 - Introduction au traitement numrique des

signaux :
L'chantillonnage et la numrisation des signaux :
Thorme de Shannon,
La numrisation des signaux, panorama des
diffrentes technologies des ADC & DAC,
Exemples de mise en uvre matrielle, les piges
viter,
Notions de base de traitement numrique du signal :
aspects temporel et frquentiel. Le produit de
convolution. Le filtrage et la transforme de Fourier.

8H45 - Mise en uvre d'algorithme sur une

architecture FPGA :
Pourquoi un FPGA ?
Prsentation des diverses architectures de FPGA (Xilinx,
Lattice, Altera, Atmel, Actel) et leurs marchs respectifs,
Prsentation des outils de dveloppement et intgration.

10H15 Algorithmes et outils de simulations

Prsentation des algorithmes de base filtre FIR et
FFT,
Prsentation des outils modernes de traitement du
signal : Matlab.
11H30 Synthse d'un filtre numrique sous
Matlab
12H00 Pause djeuner
13H30 Mise en uvre d'algorithme sur une
architecture DSP
Dmystification du DSP,
Prsentation des architectures modernes de DSP :
MAC, ALU, architectures DualMAC et SIMD. Gestion
de Flux de donnes : DMA. Gestions de
priphriques embarqus,
Prsentation des outils de dveloppement : IDE,
RTOS...
Conseils de mise en uvre matrielle.
15H15 Atelier de mise en uvre d'une
architecture DSP :
Intgration d'un algorithme de filtrage par FFT sur
DSP Blackfin BF53X

10H30 Dveloppement d'application de traitement

du signal en VHDL
Implmentation d'algorithmes en pipeline de
traitement de flux rapides en temps rel, avec
boucles de contrle bande passante rduite,
Exemples de pr/post-traitement dans les phases
d'entres/sorties.
12H00 Pause djeuner
13H30 Atelier de mise en uvre d'une architecture
FPGA :
Intgration d'un algorithme de filtrage FIR/IIR vido sur
FPGA Lattice,
Mthodes de visualisation de donnes sur cible.
15H45 Synthse/Discussion sur la technologie
FPGAs
Quelles sont les missions donner un FPGA ? Quels
sont les types d'algorithmes adapts/optimiss avec
cette technologie ?
16H15 Conclusions & Table Ronde DSP/FPGA
un couple gagnant
Stratgie de dveloppement d'application de traitement
du signal duale DSP/FPGA. Prsentation d'exemples
pratiques de mises en uvre industrielles.
Ressources ncessaires, difficults.

17H15 : Synthse/Discussions sur la technologie

DSP
Les difficults, les piges viter, les ressources
mettre en uvre. Exemples de design industriels.
NB : lAssociation Jessica France nest pas enregistre comme organisme de formation professionnelle.

ATELIER TECHNIQUE
Le 28 et 29 novembre 2012
De 9h00 18h00
Intervenants:

RichardSALVETATSocitARBOSINGENIERIE.
NicolasRODIERouLinBRUNELSocitTACHYSSEMA

Personnesconcernes:

PMEs,startupsoubureauxd'tudesdusecteurlectroniqueausenslarge,ayantdveloppdesapplicationsde
traitementdusignalquiveulentseperfectionnerouquienvisagentdedvelopperpourlapremirefoiscetype
d'applications.

Prrequis:

Connaissances gnrales pralables en architectures lectroniques et/ou en dveloppement de

logicielembarqu.
SavoirprogrammerenlangageC

Matriel : Chaque participant viendra avec un PC portable, disposant de 10 Go de libre sur le disque
dur et disposant des droits administrateur sur son PC.
Plus de prcisions seront transmises ultrieurement.

Lieu:GardanneCentredemicrolectroniquedeProvence880routedeMimet
Participationauxfrais:
PourlesPMEadhrentesCAPTRONIC:priseenchargetotaleducotdelinscriptiondanslalimitede10
hommes/jourdeformationdanslannedadhsion.
Linscription sera valide rception dun chque de caution de 100 TTC par personne, qui sera renvoy au
participantaprslatelier.Encasdabsencenonremplacelatelier,lacautionseraencaisseetunefacture
seratablie.
Chquedecautionretournerparcourrier:
JESSICAFranceCEAGrenobleBt.C117ruedesMartyrs38054GRENOBLECEDEX09.

NB:SivoustesunePMEnonadhrente,vouspouvezadhrerlassociationJESSICAFrancepourunmontant
de598,00TTC,pourcelacontactezlingnieurCAPTRONIC.

Pourlesentreprisesnonligibles(*),oulesPMEnesouhaitantpasadhrer:400HT/jour/personne
800HTsoit956,80TTC(TVA19,6%)pourles2journesetparpersonne.
Pourlescentresdecomptencespublics,membresactifsdeJESSICAFrance:
Nouscontacter.
Pourlescentresdecomptencespublics,quinesontpasmembresactifsdeJESSICAFrance:
Nouscontacter.

Contacts: AlainBRITON:briton@captronic.fr

JeanLucBAUDOUIN:baudouin@captronic.fr

Inscriptions:JaniquePERNOUD:pernoud@captronic.fr

(*) Critres dligibilit : Toute PME de droit franais, de taille infrieure 2000 personnes ntant pas dtenue plus de 50%
par un groupe de plus de 2000 personnes

NB : lAssociation Jessica France nest pas enregistre comme organisme de formation professionnelle.