Académique Documents
Professionnel Documents
Culture Documents
Chaine Acqfrancais ESIEE PDF
Chaine Acqfrancais ESIEE PDF
Micro
E n ce in te
E c h a n tillo n n eu r A mplificateu r
D isq u e L a se r
Bloqueur F iltr e p asse b a s
1 1
10
0
0
1
0
1
1 1
1
C on version
1
1 Conversion
1
1
SOMMAIRE
I Principe
Une chaîne d’acquisition numérique peut se représenter selon la figure suivante :
Amplificateur Echantillonneur
Capteur de signal Filtrage Bloqueur CAN 001
(Fc) (Te; Fe) n bits 100
110
...
001 Amplificateur
CNA Filtrage
100 de puissance Sortie
(Fc)
110 n bits
...
I.1 Capteur
Il est l’interface entre le monde physique et le monde électrique. Il va délivrer un signal
électrique image du phénomène physique que l’on souhaite numériser. Il est toujours associé à un
circuit de mise en forme.
I.4 L’échantillonneur
Son rôle est de prélever à chaque période d’échantillonnage (Te) la valeur du signal. On
l’associe de manière quasi-systématique à un bloqueur. Le bloqueur va figer l’échantillon pendant
Ainsi la somme de ces trois temps définit le temps minimum d’acquisition et donc la
fréquence maximum de fonctionnement de la chaîne :
1
Tacq = Tech + Tconv + Tstock soit Fmax =
Tech + Tconv + Tstock
I.10.2 Résolution de la chaîne
La numérisation d’un signal génère un code binaire sur N bits. On obtient donc une
précision de numérisation de 1 2 N % .
Il faut donc que tous les éléments de la chaîne de conversion aient au moins cette précision.
On leur demande en général une résolution absolue de (0.5* 1 2 N % ).
V1
V2
n
E/B CAN
VN
Mux
Séquenceur
Figure 3: Structure séquentielle décalée
V1
E/B
V2 n
E/B
CAN
VN
E/B
Mux
Séquenceur
Figure 4: Structure séquentielle simultannée
La prise des échantillons s’effectue au même instant, la conversion est effectuée de manière
progressive. Cela signifie que les E/B assurent un maintien de l’échantillon durant les N
acquisitions sans introduire de pertes supérieures à la résolution du CAN.
Son coût est moyen.
n
V1
E/B CAN
n
V2
E/B CAN n
n
VN
E/B
CAN
Figure 5: Structure parallèle
Avec cette structure, il est possible d’effectuer en même temps l’acquisition d’une donnée
pendant que l’on en stocke une autre. De même, toutes les conversions peuvent être simultanées, le
stockage s’effectuant après. Cela permet un gain de temps sur l’acquisition complète. Mais elle est
coûteuse.
SOMMAIRE
I DÉFINITIONS .................................................................................................................................................... 3
I.1 MESURANDE ................................................................................................................................................... 3
I.2 CAPTEUR......................................................................................................................................................... 3
I.3 CHAÎNE DE MESURE ........................................................................................................................................ 4
I.4 TYPES DE GRANDEUR PHYSIQUE ..................................................................................................................... 4
II CLASSIFICATION DES CAPTEURS............................................................................................................ 5
II.1 CAPTEURS PASSIFS......................................................................................................................................... 5
II.2 CAPTEURS ACTIFS .......................................................................................................................................... 5
III PERFORMANCES D’UN CAPTEUR : DÉFINITION MÉTROLOGIQUE ............................................ 7
III.1 ETENDUE DE LA MESURE .............................................................................................................................. 7
III.1.1 Zone nominale d’emploi ....................................................................................................................... 7
III.1.2 Zone de non-détérioration .................................................................................................................... 7
III.1.3 Zone de non-destruction ....................................................................................................................... 7
III.2 RÉSOLUTION................................................................................................................................................. 7
III.3 CARACTÉRISTIQUE D’ENTRÉE-SORTIE D’UN CAPTEUR .................................................................................. 7
III.4 SENSIBILITÉ .................................................................................................................................................. 8
III.5 FINESSE ........................................................................................................................................................ 8
III.6 LINÉARITÉ .................................................................................................................................................... 8
III.7 CARACTÉRISTIQUES STATISTIQUES D’UN CAPTEUR ...................................................................................... 9
III.8.1 Fidélité.................................................................................................................................................. 9
III.8.2 Justesse ................................................................................................................................................. 9
III.8.3 Précision............................................................................................................................................... 9
III.8 RAPIDITÉ ...................................................................................................................................................... 9
IV CONDITIONNEUR ASSOCIÉ .................................................................................................................... 10
IV.1 CAPTEURS ACTIFS ...................................................................................................................................... 10
IV.1.1 Capteur source de tension : ................................................................................................................ 10
IV.1.2 Capteur source de courant : ............................................................................................................... 10
IV.1.3 Capteur source de charge................................................................................................................... 11
IV.2 CAPTEURS PASSIFS ..................................................................................................................................... 11
IV.2.1 Montage potentiométrique.................................................................................................................. 11
IV.2.2 Montage en pont ................................................................................................................................. 13
IV.2.3 Montage oscillant ............................................................................................................................... 14
Les capteurs
Lorsque l’on souhaite traduire une grandeur physique en une autre grandeur, on fait
appel à ce que l’on nomme classiquement « capteur ». Son rôle est de donner une image
interprétable d’un phénomène physique de manière à pouvoir l’intégrer dans un processus
plus vaste.
Ainsi, un capteur de température au sein d’un micro-processeur s’intègre dans le
processus de stabilisation en température du composant de manière à assurer son bon
fonctionnement. De cette mesure va dépendre la vitesse de rotation du ventilateur ou la
commande en courant d’un module à effet Peltier.
I Définitions
I.1 Mesurande
C’est la grandeur physique que l’on souhaite connaître.
I.2 Capteur
C’est l’élément qui va permettre sous l’effet du mesurande d’en délivrer une image
exploitable (signal électrique par exemple).
On parle aussi de transducteur, la grandeur physique d’entrée (le mesurande) étant
transformée en une autre grandeur physique de sortie ou en un signal électrique.
Généralement, on obtient une grandeur de sortie du type électrique. Elle peut être soit :
- une charge,
- une tension,
- un courant,
- une impédance ( R, L, C).
Le capteur se comporte en sortie comme un dipôle passif qui peut être résistif,
capacitif ou inductif.
Le tableau ci-dessous résume, en fonction du mesurande, les effets utilisés pour
réaliser la mesure.
Dans ce cas, la sortie du capteur est équivalente à un générateur. C’est un dipôle actif
qui peut être du type courant, tension ou charge. Les principes physiques mis en jeu sont
présentés ci-dessous.
Elle définit la zone dans laquelle les caractéristiques du capteur sont assurées par
rapport à des spécifications données. On peut classer cette zone en trois familles :
III.2 Résolution
Elle correspond à la plus petite variation du mesurande que le capteur est susceptible
de déceler.
III.4 Sensibilité
Il faut noter que la sensibilité d’un capteur peut être fonction du conditionneur auquel
il est associé.
Dans l’exemple de la figure 6, la sensibilité moyenne du capteur est de 0.4pF/%H.
III.5 Finesse
C’est la qualité d’un capteur à ne pas venir modifier par sa présence la grandeur à
mesurer. Cela permet d’évaluer l’influence du capteur sur la mesure. On la définit non
seulement vis à vis du capteur mais aussi vis à vis de l’environnement d’utilisation du capteur.
Par exemple, dans le cas d’une mesure thermique, on cherchera un capteur à faible capacité
calorifique vis à vis des grandeurs l’environnant.
Finesse et sensibilité sont en général antagonistes. Il peut y avoir un compromis à
faire.
Pour un capteur d’induction B, un capteur à forte perméabilité sera très sensible, par
contre sa présence aura tendance à perturber les lignes de champ et la mesure de l’induction
ne sera pas celle sans capteur, d’où une mauvaise finesse. Mais cette erreur peut être évaluée
en vue d’une correction post-mesure et ainsi faire abstraction de la présence du capteur.
III.6 Linéarité
Zone dans laquelle la sensibilité du capteur est indépendante de la valeur du
mesurande.
Cette zone peut être définie à partir de la définition d’une droite obtenue comme
approchant au mieux la caractéristique réelle du capteur, par exemple par la méthode des
moindres carrés.
On définit à partir de cette droite l’écart de linéarité qui exprime en % l’écart maximal
entre la courbe réelle et la droite approchant la courbe.
Rappel : soit n mesures effectuées sur un mesurande, on définit à partir de ces n mesures :
∑ mi
- la valeur moyenne : m = i
n
- l’écart type (dispersion des résultats autour de la valeur moyenne) :
∑ (m i − m ) 2
σ=
n −1
III.8.1 Fidélité
Elle définie la qualité d’un capteur à délivrer une mesure répétitive sans
erreurs. L’erreur de fidélité correspond à l’écart type obtenu sur une série de mesures
correspondant à un mesurande constant.
III.8.2 Justesse
C’est l’aptitude d’un capteur à délivrer une réponse proche de la valeur vraie et
ceci indépendamment de la notion de fidélité. Elle est liée à la valeur moyenne
obtenue sur un grand nombre de mesures par rapport à la valeur réelle.
III.8.3 Précision
Elle définie l’écart en % que l’on peut obtenir entre la valeur réelle et la valeur
obtenue en sortie du capteur. Ainsi un capteur précis aura à la fois une bonne fidélité et
une bonne justesse.
III.8 Rapidité
C’est la qualité d’un capteur à suivre les variations du mesurande. On peut la chiffrer
de plusieurs manières :
- bande passante du capteur. (à –3 dB par exemple).
- Fréquence de résonance du capteur.
- Temps de réponse (à x%) à un échelon du mesurande.
IV Conditionneur associé
On peut adopter le modèle suivant pour la sortie du capteur auquel on vient connecter
une impédance correspondant à l’impédance d’entrée du conditionneur.
Dans ce cas, le capteur peut se modéliser par une source de courant avec une
impédance en parallèle.
Dans ce cas, il est préférable d’utiliser un amplificateur de charge dont le principe est
présenté ci-dessous.
La relation qui lie la tension de sortie (Vm) au paramètre image du mesurande (Rc)
n’est pas linéaire. La sensibilité du montage n’est donc pas constante. On peut néanmoins
faire une étude en petites variations du mesurande (étude petit signaux). Ainsi si l’on se place
aux petites variations ∆R < Rc + R1 :
Rc → Rco + ∆R
Vm → Vmo + ∆Vm
Alors on obtient :
(R1)∆R
∆Vm = Ve
(R1 + Rco) 2
C’est une relation linéaire d’où on peut directement extraire la sensibilité du capteur
∆Vm / ∆Rc . Cette sensibilité est maximum pour R1=Rco soit :
Ve
∆Vm = ∆R
4R1
Cas Rc=R1=R2=R3=R :
cela correspond à une sensibilité maximum pour le cas du diviseur
potentiométrique, et l’on suppose que le mesurande évolue autour d’une
valeur Rco : R C = R co + ∆R , avec Rco=R.
E (1 + ∆R / R )
On obtient alors pour : VA = et VB = E / 2
2 (1 + ∆R / 2R )
E ∆R / R
Soit Vm =
4 (1 + ∆R / 2R )
On obtient ainsi une mesure avec une sensibilité constante autour du point d’équilibre.
La période des oscillations est directement reliée à la valeur de la capacité par la relation :
2R1
T = 2RC log(1 + )
R2
Amplificateur d’instrumentation
SOMMAIRE
Amplificateur d’instrumentation
Amplification de la mesure – Tension de mode commun
On fait appel pour cela à l’amplificateur d’instrumentation qui adapte le signal utile à
la chaîne d’acquisition de manière la plus précise. C’est un amplificateur différentiel à fort
taux de réjection de mode commun.
La tension de mesure (Vm) issue d’un capteur est une tension différentielle entre deux
conducteurs (a et b) : Vm = Va − Vb .
On définit la tension de mode commun Vmc comme étant la tension commune à Va et
Vb et qui ne contient pas d’information. Ainsi en posant :
Va + Vb
Vmc =
2
on obtient ainsi les tensions :
Vm Vm
Va = Vmc + et Vb = Vmc −
2 2
La tension Vmc est commune à Va et Vb. Elle peut être très supérieure à Vm. Faire
une mesure de bonne précision revient à éliminer ou réjecter cette tension de mode commun
de manière à extraire la tension Vm (tension différentielle de mesure) tout en étant
indépendant de Vmc (tension de mode commun).
Cette tension de mode commun Vmc peut avoir plusieurs origines comme nous allons
le voir.
Va +Vd/2
Vmc
Vb
-Vd/2
Lors de la transmission du signal capteur, si celui-ci se fait sur un fil, la présence d’un
courant de masse peut entraîner une f.e.m. de masse qui va se superposer à la tension capteur.
Cette tension de masse sera amplifiée de la même manière que le signal capteur sans
possibilité de l’éliminer.
C’est pour cette raison que l’on cherche la plupart du temps à transmettre une signal
capteur de manière différentielle afin de s’affranchir de cette tension de masse. (On pourra se
référer aux cours de Compatibilité Electromagnétique pour plus d’informations).
A
Mesure
Amplification
(Vm) Vm B
Vs
La tension de mesure est une tension différentielle entre deux points de sortie (d1 et
d2) du capteur : Vm = Vd1 − Vd 2 .
Avec Vd1 et Vd2 de l’ordre de (µV au mV). Pour Vmc, cela peut aller de (0 – 200V )
en DC ou bien alternatif (50 Hz) dans le cas d’un couplage avec le réseau.
V+ + V−
En posant : Vmc = et Vd = V + − V − . On peut réécrire Vo sous la forme :
2
Vo = Ad.Vd + Amc.Vmc
On retrouve sur cette figure des notions déjà rencontrées dans les amplificateurs
opérationnels qui sont (ni plus ni moins) des amplificateurs différentiels.
e-
-
.
Vs=A(e+-e-)
+ − 1 V+ + V−
Vs = Ad (V − V ) + ( )
τ 2
1 V+ + V−
La quantité ( ) est aussi appelée tension de Mode Commun ramenée en
τ 2
entrée différentielle. Cette tension introduit une erreur sur l'amplification différentielle.
Elles reprennent le fait que la technologie bipolaire offre une meilleure bande passante
et peu de bruit, la technologie Jfet donne de très faible courant d’entrée et de grande
impédance d’entrée. Il est en de même pour la technologie CMOS.
Dans le cas où l’on considère l’A.Op. comme parfait, nous pouvons écrire, au niveau
des tensions d’entrée de l’A.Op. :
R2 R V + R 3 VS
V+ = V1 et V − = 4 2
R1 + R 2 R3 + R4
Comme l’A.Op. est en contre réaction négative (régime non saturé) :
V+ = V−
Soit pour la tension de sortie :
1 R3 + R4
VS = R 2 V1 − R 4 V2
R 3 R1 + R 2
Ainsi si l’on souhaite avoir un amplificateur différentiel « parfait », en prenant
R 1 = R 3 et R 2 = R 4 , on obtient :
R
VS = 2 (V1 − V2 )
R1
R
donc un gain différentiel : G d = 2
R1
Mais il faut noter que le réglage du gain n’est pas possible directement car il nécessite
la modification de deux résistances qui doivent rester rigoureusement identiques.
En considérant que les résistances n’influent pas sur le gain différentiel, nous obtenons
alors un TRMC :
Gd + 1
τdiff =
4x
Nous voyons donc que plus les résistances seront précises plus le TRMC sera
important. Ce qui est logique.
On considère l’A.Op. comme non parfait en prenant en compte son taux de réjection
de mode commun, ainsi la sortie de l’A.Op. s’écrit :
V+ + V−
Vs = Ad(V + − V − ) + Amc
2
R1 R2
avec K1 = et K 2 =
R1 + R 2 R1 + R 2
Ce type de montage ne convient pas pour des tensions de mesures très faibles (<mV).
L’impédance d’entrée n’est pas symétrique, de plus elle dépend de la valeur des
résistances employées, qui pour des limitations de bruit thermique et de réponse en fréquence
sont en général de valeurs bien inférieures au MΩ.
R2
Le gain différentiel est donc : Gd = 1 +
R1
On obtient une amplification différentielle mais dont le gain est lié à quatre résistances
(identiques deux à deux). Par contre, les impédances d’entrées sont ici très grandes et
uniquement liées aux A.Op.
Figure 14 : Influence des résistances sur le taux de réjection de mode commun (TRMC)
Elle est ici infinie. C’est la principale amélioration vis à vis du montage précédent.
Par contre, le gain n’est toujours pas réglable directement.
On peut ainsi agir sur le gain différentiel à partir d’une seule résistance (R3). Par
contre l’évolution du gain n’est pas linéaire avec la résistance.
On a donc un gain réglable à l’aide d’une seule résistance (Ro). Ce circuit est réalisé
de manière intégré permettant ainsi une très grande précision sur les résistances R ainsi
qu’une très bonne stabilité thermique.
Le gain est réglé par l’intermédiaire de la résistance Ro qui peut venir se connecter aux
bornes du C.I. ou bien être intégrée.
On remarquera que le premier étage de l’A.I. ne génère pas d’erreur de mode commun
de par sa symétrie. Si V1=V2=V, on retrouve V en entrée de l’amplificateur de différence
(cas A.Op parfait).
Cela permet d’obtenir des taux de réjection de mode commun supérieurs à 100dB,
contrairement aux montages précédents.
IV amplificateur d’isolements
Dans le cas de très fortes tensions de mode commun (>2kV) ou de tensions de mesure
très faibles (<µV), on est amené à utiliser des amplicateurs d’isolement qui présentent des
TRMC supérieurs à 160dB :
Echantillonneur Bloqueur
SOMMAIRE
I RÔLE ................................................................................................................................................................... 3
II UTILITÉ ............................................................................................................................................................ 3
ECHANTILLONNEUR - BLOQUEUR
I Rôle
Le rôle d’un échantillonneur bloqueur (E/B) est de maintenir constante l’amplitude de
l’échantillon prélevé tous les Te durant le temps nécessaire à sa conversion. Te représente la
période d’échantillonnage.
Ve Samp. / Hold Vs
En général on considère que le signal est bloqué durant un temps nettement supérieur
au temps de conversion.
Ve
0 t
Vs (S/H)
0 Sample S S t
Hold H H
Figure 2 : Evolution des tensions en entrée et sortie d’un E/B (Sample and Hold)
II Utilité
On peut se demander si un E/B est réellement nécessaire. En effet, sous certaines
conditions, l’emploi d’un E/B peut ne pas être nécessaire.
Pour le montrer, nous allons considérer :
- un signal d’entrée : tension sinusoïdale e( t ) = E cos 2πft . Ce qui nous donne
comme variation maximum du signal :
de
= 2πfE
dt Max
- une conversion sur n bits, ce qui correspond à une résolution de :
2E
q= n
2
- un temps de conversion Tc.
Dans le cas de signaux variant très lentement, ne nécessitant pas de grandes précisions
temporelles (cas de la température), on peut envisager de ne pas utiliser d’E/B. Mais de
manière générale, les échantillonneurs - bloqueurs sont pratiquement nécessaires dans toute
opération de conversion.
III Principe
Réaliser un échantillonneur bloqueur consiste à associer un interrupteur à une capacité.
Analog switch
Zsource Zcharge
Ch
Interrupteur ouvert :
Veb=Cste
La sortie reste constante et égale à la dernière valeur transmise du signal d’entrée. On
dit que l’on est en phase de blocage (Hold).
La figure suivante montre l’évolution du signal de sortie durant les différentes phases
de fonctionnement.
Ve
0 t
Vs (S/H)
0 Sample S S t
Hold H H
Figure 4 : Evolution du signal de sortie durant les phases d’échantillonnage et de maintien
IV Cas réel
L’utilisation d’un interrupteur et d’une capacité introduisent des limitations en terme
de rapidité et de maintien :
t
0 E B E B E B
Figure 6 : Influence des constantes de temps de l’E/B
On voit apparaître les deux grandes limitations d’un E/B. Sa vitesse de fonctionnement
va être liée à la constante de charge (limitation de la fréquence d’échantillonnage). Sa capacité
à maintenir l’échantillon va être liée à la constante de décharge (limitation de la résolution
obtenue).
V Constitution de l’E/B
De manière à s’affranchir de l’environnement amont et aval de l’E/B, on dispose en
entrée et en sortie de l’E/B deux suiveurs :
Mais l’utilisation d’A.Op. introduit des problèmes d’offset qui peuvent être compensés
par une rétroaction de la sortie sur l’entrée. C’est le cas pour le LF398 qui est un E/B dont la
structure interne est représentée ci-dessous :
VI.1 Echantillonnage
L’emploi d’A.Op. peut introduire une erreur d’offset qui va décaler la tension de sortie
par rapport à la tension d’entrée.
De même un étage suiveur n’a jamais un gain exact de 1. Si l’on suppose un gain de
0.9999 pour les deux A.Op, on obtient un gain pour l’ensemble de 0.9999*0.9999=0.998.
Ainsi une tension de 10 V en entrée devient une tension de 9.98V, soit une perte de 0.02V, ce
qui correspond à 0.02% d’erreur, soit l’équivalent d’un convertisseur 12 bits.
La transition de l’état échantillonné à l’état bloqué n’est pas instantanée car elle
nécessite un temps de réaction de l’interrupteur (Ton).
VI.3 Blocage
VI.5 Synthèse
Vin
+V (%)
Feedthrough (dB)
Acquisition time
0 Vout Aperture
delay Droop rate
Aperture Track to hold
-V delay settling time
Les E/B HS 345 et SP5330 sont des E/B à capacité de bloquage intégrée, il n’y a pas
de possibilité de venir la modifier. Par contre pour le LF398, il est possible de modifier sa
valeur.
Remarque :
A .op *
e(t)
e(t)
R +5V
-5V
-ech(t)
Cela suppose que le signal d’entrée soit compris entre [+5 ; -5].
SOMMAIRE
I INTRODUCTION............................................................................................................................................... 3
II THÉORIE DE L’ÉCHANTILLONNAGE...................................................................................................... 3
II.1 ACQUISITION DES SIGNAUX ........................................................................................................................... 3
II.2 MODÉLISATION DE L’ÉCHANTILLONNAGE ..................................................................................................... 4
II.3 NOTION DE REPLIEMENT DE SPECTRE ............................................................................................................ 4
II.4 THÉORÈME DE SHANNON ............................................................................................................................... 5
II.5 L’ÉCHANTILLONNAGE BLOCAGE.................................................................................................................... 5
II.6 MODÉLISATION DE L’ÉCHANTILLONNEUR BLOQUEUR ................................................................................... 5
II.7 NÉCESSITÉ DU FILTRE D’ANTI-REPLIEMENT ................................................................................................... 6
II.7.1 Caractéristiques idéales......................................................................................................................... 6
II.7.2 Filtre réel ............................................................................................................................................... 7
III THÉORIE DE LA QUANTIFICATION ....................................................................................................... 8
III.1 PRINCIPE ...................................................................................................................................................... 8
III.2 BRUIT DE QUANTIFICATION .......................................................................................................................... 9
III.3 CARACTÉRISTIQUES DU BRUIT DE QUANTIFICATION ..................................................................................... 9
III.3.1 Quantification linéaire par défaut ........................................................................................................ 9
III.3.2 Quantification linéaire centrée........................................................................................................... 10
III.3.3 Quantification non linéaire ................................................................................................................ 10
III.4 CHOIX DU NOMBRE DE BITS DE QUANTIFICATION ....................................................................................... 11
III.4.1 Choix classique................................................................................................................................... 11
III.4.2 Prise en compte du rapport signal sur bruit....................................................................................... 11
IV PRINCIPE DE CODAGE ............................................................................................................................. 12
IV.1 CODAGE UNIPOLAIRE ................................................................................................................................. 12
IV.1.1 Binaire naturel.................................................................................................................................... 12
IV.1.2 DCB .................................................................................................................................................... 13
IV.1.3 Code de Gray ou réfléchi.................................................................................................................... 13
IV.2 CODAGE BIPOLAIRE.................................................................................................................................... 13
IV.2.1 Code amplitude de signe..................................................................................................................... 13
IV.2.2 Code binaire décalé ............................................................................................................................ 13
IV.2.3 Code complément à deux .................................................................................................................... 14
IV.2.4 Code complément à un........................................................................................................................ 14
ANNEXE A .......................................................................................................................................................... 15
THEORIE DE L’ECHANTILLONNAGE ET
DE LA QUANTIFICATION
I Introduction
L’objectif de cette partie est de mettre en place les outils mathématiques permettant de
modéliser l’acquisition numérique de signaux analogiques.
Le but est de comprendre :
- Le choix de Te, période d’échantillonnage.
- Le Choix de n, nombre de bit de code.
- L’influence de l’échantillonnage sur les propriétés d’un signal.
Nous devrons garder à l’esprit le fait que l’acquisition numérique ne doit pas détériorer
le signal. On doit conserver au travers de la numérisation l’information utile :
Voix : [0 ;20kHz] ; Vidéo [0 6MHz]
II Théorie de l’échantillonnage
En annexe, vous trouverez les rappels permettant de mettre en place la théorie de
l’échantillonnage. Pour plus d’informations vous pouvez vous référer au cours de Traitement
du Signal (G-Signal).
3te
0 0 te 2te t
t
Figure 1 : Allure d’un signal échantillonné
On prend ainsi des valeurs de e(t) à des intervalles de temps régulier (tous les Te,
période d’échantillonnage) à une fréquence Fe dite fréquence d’échantillonnage, que l’on
déterminera par la suite. Suite à cet échantillonnage, on quantifie chaque échantillon par une
valeur binaire pour la stocker sur un support numérique.
Echantillonner le signal e(t) dans le domaine temporel, revient donc à recopier dans le
domaine fréquentiel son spectre E(f) tous les Fe.
*
e(t)
e(t)
t
Te
Echantillonneur Bloqueur
Figure 6 : Association d’un bloqueur à l’échantillonneur
f
S b (f ) = λE * (f ). sin c(θ
)
fe
On peut tracer alors les caractéristiques du signal échantillonné-bloqué en fonction du
signal d’entrée :
On note que dans le cas d’un blocage de faible durée (θ<1), le sinus-cardinal atténue
eu les premières recopies de spectre. Un filtre passe-bas avec une fréquence de coupure à Fe/2
permettrait de récuperer de manière parfaite le signal d’entrée.
Dans le cas d’un signal bloqué sur toute la période d’échantillonnage (ce qui
correspond en fait au signal restitué en sortie d’un CNA), le sinus-cardinal écrase les
fréquences proches de la fréquence d’échantillonnage et vient donc modifier les propriétés du
spectre du signal d’entrée qui ne peut plus être restitué de manière parfaite à l’aide d’un
simple filtre. Par contre, il présente l’avantage d’éliminer les recopies de spectre et donc
d’alléger le contenu spectral du signal.
On fait en général appel, dans le cadre d’un filtre anti-repliement, à un filtre du type
Butterworth :
1
H (f ) =
f 2n
(1 + )
fc
Distorsion
∆τ
Butterworth
Delay time
Butterworth
RC Bessel
Tchébychev Bessel
0 f 0 fc f
Figure 11 : Propriétés de différentes synthèses de filtre
III.1 Principe
A chaque niveau de tension est associé une valeur binaire codée sur n bits:
N bits vont permettre de distinguer 2 n niveaux de tension répartis de -Vm à +Vm. On a
2V
ainsi un pas de quantification : q = nm
2
Ainsi un signal de +/-5V codé sur 8 bits donnera un pas de quantification q=39mv.
La caractéristique d’entrée – sortie d’un CAN est une caractéristique en marche
d’escalier. Chaque palier a une largeur d’un pas de quantification q. La passage d’un palier à
un autre correspond à une variation de ‘1’ du code.
Digital Output
Ideal Straight Line
101
Center
100
011
010
Step Width (1 LSB)
001
000
0 1 2 3 4 5 Analog Input
Quantization error
+1/2 LSB
Analog Input
0
1 2 3 4 5
-1/2 LSB
Figure 13 : Allure du bruit de quantification
L’évolution du bruit de quantification est une évolution en dent de scie avec une
amplitude égal au quantum. En fonction du principe de quantification utilisé, les
caractéristiques du bruit de quantification varient.
On notera l’avantage du codage centré par rapport à un codage par défaut. Le bruit de
quantification est plus faible.
rapport signal sur bruit constant (ou presque) et meilleur qu’une quantification linéaire
(courbe ci-dessous).
Elles ne diffèrent que par la fonction utilisée pour coder les faibles niveaux.
Ce qui signifie qu’un bit de code rajoute 6dB de rapport signal sur bruit.
Rq : pour un signal sinusoïdal d’amplitude Vsin (inférieur à la pleine amplitude E), le calcul
du SNR donne :
V sin
SNR dB = 6n + 1.76 dB + 20 log
E
Le SNR dans une quantification linéaire dépend de l’amplitude du signal.
IV Principe de codage
Le codage permet d’établir la correspondance entre le signal analogique et sa valeur
binaire. On le divise en deux groupes qui sont fonction de :
IV.1.2 DCB
Décimal Codé Binaire : codage du chiffre décimal par mot binaire de 4 bits appelé
Quad :
V
10
[ ] V
V = ref 2 3 b 3 + 2 2 b 2 + 21 b1 + 2 0 b 0 + ref [8b 3 + 4b 2 + 2b1 + 1b 0 ]...
100
N : (a 3 a 2 a 1a 0 )(b 3 b 2 b1b 0 )(....)
Son utilisation permet une gestion plus simple de l’affichage des données.
Ici on a utilisé un code [8.4.2.1], on peut aussi utiliser un code [1.2.4.2].
C’est un code que l’on retrouve dans les interfaces Numérique - Analogique (CNA).
Ainsi pour un chiffre positif on utilise le codage binaire naturel. Pour un chiffre
négatif on prend le complément du nombre positif auquel on rajoute le chiffre (****0001).
Ce code se prête bien aux opérations arithmétiques (informatique).
Annexe A
Inversement, si S( f ) = E ( f )∗ H ( f ) alors s( t ) = e( t ). h( t )
C’est une propriété très importante. Une multiplication temporelle devient un produit
de convolution fréquentiel. De même un produit de convolution temporel devient une
multiplication fréquentielle.
Définition mathématique :
δ( t ) : t ≠ 0 δ( t ) = 0
+∞ +∞
∫ δ( t )dt = 1 de plus e(t o ) = ∫ e( t ).δ( t − t o )dt
-∞ -∞
Propriété :
L'impulsion de dirac est le neutre de la convolution: s(t)=s(t)*δ(t)
+∞
j2 πft
TF( δ( t )) = 1 ⇔ δ( t ) = ∫e df
−∞
( δ( f − fo ) + δ( f + fo )) / 2
Cos( 2 πf0 t )
0 t -f0 0 f0
f
sin( πfTe )
Rect(t) 1 Te . = Te sin c ( fTe )
( πfTe )
Annexe B
Filtrage
R R
Ve
C1 Vs
Cellule M R C1 C2
1 0,2588 3.07 kΩ 10 nF 0,67 nF
2 0,7071 1,125 kΩ 10 nF 5 nF
3 0,9659 824 Ω 10 nF 9,32 nF
SOMMAIRE
I.1 Définition
C’est la caractéristique qui sert de référence pour l’analyse des erreurs (les écarts sont
mesurés par rapport à la droite idéale).
Analog Output
Digital Output
Ideal Straight Line Ideal Straight Line
101 5
Center
100 4
Step Height (1LSB)
011 3
010 2
Step Width (1 LSB)
001 1
000 0
0 1 2 3 4 5 Analog Input 000 001 010 011 100 101 Digital Input Code
Figure 1 : Caractéristique de transfert idéal CAN - CNA
Pour le CAN, la caractéristique de transfert idéal est une courbe en escalier qui lie
l’entrée analogique au code numérique qui lui est affectée. On peut l’établir à l’aide de la
fonction Enom :
b1 b 2 bn
E nom = U ref + + ... + n
2 4 2
I.2 Résolution
Pour le CAN, c’est la plus petite variation de tension qui engendre une modification
du code. Elle correspond au quantum, on l’exprime très souvent en pourcentage (%) :
1
Résolution = n 100
2
Pour le CNA, c’est l’écart minimum entre deux codes. Elle représente le pourcentage
d’évolution de la sortie.
n résolution 1 quantum (%)
8 1/256 0.391
10 1/1024 0.0977
12 1/4096 0.0244
14 1/16384 0.0061
C’est l’écart entre la tension que l’on convertit (entrée du CAN) et la tension
correspondant au code que l’on obtient (sortie du CNA).
Quantization error
+1/2 LSB
Analog Input
0
1 2 3 4 5
-1/2 LSB
Figure 2 : Erreur de quantification
Elle est due à la présence d’offset des A.Op. et comparateurs au sein du convertisseur.
Elle est définie par l’écart existant sur le code nul (00..0).
On peut la compenser par un circuit externe en ramenant l’écart sur le code nul à zéro.
001 1
000 0
000 001 010 011 100
0 1 2 3 4 5 Analog Input
Digital Input Code
Figure 4 : Erreur de gain CAN - CNA
Elle peut être due à une erreur sur la référence de tension, sur les gains des ampli
utilisés ou encore un mauvais appareillage d’un réseau de résistance. On la définit par rapport
à la pleine échelle du convertisseur (code 11…1).
On peut la compenser par un circuit externe qui annule l’erreur.
Elle est définie pour chaque palier du convertisseur et elle représente la différence
entre la largeur du palier réelle et la largeur idéale. On l’exprime en nombre de LSB.
Digital Output Analog Output Ideal Straight Line
Actual Step Height
Actual step
Actual Step
5 1 LSB
DNL 4 DNL
1 LSB Ideal curve 3
2
Ideal Step Width (1 LSB) Ideal Step Height (1LSB)
1
0
Analog Input 000 001 010 011 100 101 Digital Input Code
Figure 5 : Differential NonLinearity CAN - CNA
Elle est définie par la position de la courbe réelle par rapport à la courbe idéale.
Dans le cadre du CAN, il existe deux définitions de l’INL. La première caractérise la
différence entre la position des flancs, une erreur nulle correspond donc à une INL nulle. La
deuxième caractérise la différence entre le milieu des paliers et les flancs. Une erreur nulle
correspond alors à un INL d’un demi-quantum.
Pour le CNA, il n’y a qu’une seule définition. C’est la différence entre le point
théorique et le point pratique.
Digital Output
Ideal transition
101
Actual transition
Analog Output
100 End points line
011
INL (def 1.) INL (011)
3
2
010
INL (def 2.) INL (001)
1
0
Analog Input 000 001 010 011 100 Digital Input Code
C’est l’erreur obtenue sans aucune compensation (offset, gain, INL, DNL…). On la
définit par la différence maximum à chaque palier entre les flancs et le milieu d’un palier
idéal.
101 5
total error
100 (step 101) 4 total error
(step 011)
011 3
010 2
Les tensions de transition peuvent varier selon le sens dans lequel on parcourt la
fonction de transfert. Cela reflète la présence d’hystérésis au sein du comparateur ou bien la
décharge incomplète de capacité.
SOMMAIRE
X CONVERTISSEUR À SURÉCHANTILLONNAGE................................................................................... 10
X.1 PRINCIPE...................................................................................................................................................... 10
X.2 INFLUENCE SUR LE BRUIT DE QUANTIFICATION ........................................................................................... 10
X.3 LE MODULATEUR DELTA.............................................................................................................................. 11
X.4 STRUCTURE DELTA SIGMA .......................................................................................................................... 12
XI BILAN DES CONVERTISSEURS (1997) ................................................................................................... 13
I.1 Principe
Comparateur
Vin n
t
Vc Clk 0Comparateur
Compteur
I RAZ t
Horloge 0
Compteur
RAZ C (T)
t
départ 0
RAZ
Figure 1 : Principe du convertisseur simple rampe
Phase 2 : Integration aux bornes du condensateur sous un courant constant tant que la
tension du condensateur Vc est inférieur à la tension à convertir Vin.
1 I
Vc = ∫ Idt = t
C C
Vc < Vin ⇒ on compte tous les T, T période de l’horloge système.
Phase 3 : Vc=Vin
Le comparateur bascule et bloque le compteur à sa dernière valeur N :
C Vin
N=
I T
I.3 Caractéristiques
+ Avantages :
- Simple et peu coûteux.
- Inconvénients :
- N dépend de C donc de la tolérance sur C.
- Lent car nécessite 2N cycles d’horloges pour effectuer une conversion.
- Comme il n’y a pas de synchronisme entre l’horloge et le RAZ, cela induit une
imprécision de 1 période au début et à la fin de la conversion soit une erreur
moyenne de 1,5 quantum.
Compteur Horloge
t
CNA N 0
La rampe est ainsi réalisée de manière numérique. Le temps n’intervient plus comme
variable.
R RAZ
Signaux de commandes
Vin - C
+ - Compteur
Vref
+
Sorties numériques
Figure 3 : Architecture du convertisseur double rampe
Ces convertisseurs offrent une bonne résolution, mais sont très lents. On peut les
utiliser avec des cycles de conversion de 20ms de manière à s’affranchir de l’influence du
secteur (50Hz). Au USA, on utilise des temps de conversion de 16.6ms du à la fréquence du
réseau qui est de 60Hz.
Ils sont utilisés dans le cas de mesure de température, de valeurs quasi-constantes. En
instrumentation basse fréquence, on peut atteindre une résolution de 18 bits.
On ne peut espérer des temps de conversion très courts car il nécessite au moins 2*2N
cycles d’horloge par acquisition.
IV.1 Principe
On détermine les valeurs des différents bits l’un après l’autre en commençant par le
MSB, un peu à la manière d’un marchande de marché :
Vin Vo/2
-
+
Vref Vref 1 Oui
Vin = b n −1 + b n −2 + ....
2 4 0
Non Vo/4
Vo/2
-
1 Oui +
Vo/4
Le signal est comparé à une tension de référence: Vo/2. S'il est supérieur, on lui
retranche cette valeur et on met le bit de comparaison à '1', sinon on met le bit de comparaison
à '0' et on le compare à la tension suivante.
On dispose d’un registre qui à chaque coup d’horloge va décaler le code initial pour
arriver au code final :
Registre à C.N.A.
approx. successives
Bascules D
Vin
n bits
1101
3Vref/4 1100 Vcna
1011 Vin
1010
1001
Vref/2 1000
0111 t
3/4
Q1
1/2
Q0
1/4
La conversion est faite en un coup d’horloge, c'est un système qui est très rapide (1-
>300Mhz) mais qui coûte très cher. Utilisé en vidéo (30Mhz), il est limité à 12 bits (coût et
fabrication de l'encodeur).
Le passage d’un code « thermométrique » au code binaire est très gourmand en terme
de surface de silicium. (2n-1 comparateurs) et consomme de la puissance.
8 bits 400 Mhz 2.7 W 6*8 mm²
6 bits 6 Ghz 2W 3*4 mm²
VI Le convertisseur semi-flash
VI.1 Principe
- Phase 1 : on utilise un premier CAN Flash qui détermine les principaux bits de poids
fort.
- Phase 2 : on soustrait la tension des bits de poids fort à la tension d’entrée pour
ensuite déterminer les bits de poids faible.
5
Vin Flash
5 bits Poids Forts
CNA
+-
8 Poids faibles
Flash
8 bits
Figure 8 : le convertisseur semi-Flash
On utilise un premier CAN sur N1 bits pour déterminer le MSB. Puis un CNA sur N1
bits de manière à retrancher la partie entière, le résidu est converti à l’aide d’un CAN sur N2
bits.
Stage 1
IX Convertisseur Algorithmique
La conversion s’effectue bit après bit du MSB au LSB. Il suffit de reprendre le premier
étage du pipeline (1 bit) et de le reboucler sur lui même :
Stage 1
X Convertisseur à suréchantillonnage
X.1 Principe
Quant on veut améliorer la précision d’un convertisseur, on augmente le nombre de
bits. Dans le cas d’un convertisseur à suréchantillonnage, on se base sur un codage
minimaliste (un bit) qui se déroule à très haute fréquence bien au delà de la fréquence dite de
shannon (Fe=2Fmax).
De cette manière, on étale le spectre du bruit de quantification sur une plus grande
gamme de fréquence, améliorant ainsi le rapport signal sur bruit. De plus, les convertisseurs à
suréchantillonage ont la particularité à repoussé le bruit en haute fréquence, diminuant
d’autant ce bruit dans la bande passante. C’est donc par un échantillonnage à haute vitesse
que l’on augmente la précision.
Signal
SNR
Bruit
0 fe/2
Signal
SNR
Bruit
0 fe/2 KFe/2
Ainsi dans la bande de fréquence [0 ;Fe/2] la puissance du bruit est divisé par K, soit
un SNR :
SNR db = 6,02 N + 1.76dB + 10 log(K )
Utiliser une fréquence d’échantillonnage 4 fois supérieure à la fréquence dite de
Shannon revient à augmenter le SNR de 6 db soit un gain de 1 bit.
1/p
Integration
Remarque : il existe des structures de modulateur delta qui adapte leur pente d’intégration en
fonction de la nature du signal (AN1544 Motorola)
********
Modélisation :
(Le gain en SNR est plus que 10log(K) entre 0 et Fe/2) - Cours Yves Blanchard (I5)
Evolution spectre
************
Remarque :
Comparateur : 10 transistors
Ampli-op : 50 transistors
DAC (N bits) : 2N transistors + 2N portes
Registre : 5 portes par bit
Compteur : 6 portes par bit
CHAPITRE VIII
SOMMAIRE
I RÔLE ................................................................................................................................................................... 3
I.1 DÉFINITION ..................................................................................................................................................... 3
I.2 PRINCIPE ......................................................................................................................................................... 3
II STRUCTURE DE CNA .................................................................................................................................... 3
II.1 CNA À RÉSISTANCES PONDÉRÉES (PARALLÈLES) .......................................................................................... 3
II.2 RÉSEAU R-2R : STRUCTURE EN ÉCHELLE À COMMUTATION DE COURANT ..................................................... 4
III.2.1 Cas 1 cellule ......................................................................................................................................... 4
III.2.2 Cas 2 cellules........................................................................................................................................ 5
II.2.3 Cas n cellules ......................................................................................................................................... 5
II.2.4 Exemple de CNA à réseau R-2R : AD7532 ou DAC830 ........................................................................ 6
II.2.5 Modélisation d’un CNA R-2R ................................................................................................................ 6
II.2.6 Montage de sortie associé...................................................................................................................... 6
II.2.7 Glitch ..................................................................................................................................................... 8
III APPLICATION DES CNA : MULTIPLIEUR / DIVISEUR....................................................................... 8
III.1 MULTIPLIEUR ............................................................................................................................................... 8
III.2 DIVISEUR...................................................................................................................................................... 9
I Rôle
I.1 Définition
5
4
Step Height (1LSB)
3
1
0
000 001 010 011 100 101 Digital Input Code
I.2 Principe
Chaque bit va être associé à un interrupteur qui connectera (1) ou non (0) une source
(de courant) sur la sortie.
II Structure de CNA
Vout =
Vref
2n
[ ]
b n −1 2 n −1 + b n −2 2 n −2 + ... + b1 21 + b 0 2 0
Bien que très simple comme structure, elle pose un problème pour la réalisation des
résistances. Dans le cas d’un CNA 8 bits, il faut une précision inférieure à 0.4% sur la
fabrication des résistances. De plus la gamme de variation des résistances va de 1 à 2n. Leur
valeur doit de plus être très supérieure à la valeur des Ron des interrupteurs. La linéarité du
convertisseur sera liée à la précision des résistances. Un convertisseur de 16 bits sur ce
principe n’est pas réaliste.
On voit simplement qu’un offset sur l’A.Op. de sortie entrainera une translation de la
droite de transfert vers la droite ou la gauche. De même, la résistance permettant la conversion
courant tension, si elle est incorrecte, entrainera une erreur de gain.
Ce type de CNA, qui est le CNA conventionnellement utilisé, ne fait appel qu’à deux
valeurs de résistances différentes (R – 2R) ce qui simplifie ainsi sa mise en œuvre par rapport
à la structure parallèle précédente.
2de remarque :
L’impédance vue par la source Vref est indépendante de l’état de l’interrupteur
commandé par bo et elle vaut 2R. Ainsi, la résistance 2R placée en fin du réseau peut
elle-même être remplacée par un nouveau réseau R-2R.
I ref V
Vout = − R bo = − ref bo
2 4
L’impédance vue par la source Vref est toujours 2R. Le courant se divise de deux en
deux à travers les réseaux R-2R :
bo b1
Vout = − RI ref −
2 4
Ce calcul suppose que les courants de sortie Iout1 et Iout2 sont à la masse. Iout1 est
directement proportionnel au code N. On peut remarquer que la somme des courants de sortie
est constant :
Vref 2 n − 1
I out1 + I out 2 =
R 2 n
La différence des courants de sortie est :
Vref 2 n − 1
I out1 − I out 2 = 2I out1 −
R 2 n
Vref Vref
On n’a dans ce cas une évolution entre − et de la différence du courant.
R R
N Iout1
CNA
Iout2
Vref
L’utilisation d’un seul Amplificateur Opérationnel suffit. Mais dans ce cas, la sortie de
de signe constant.
2. Sortie bipolaire
Dans ce cas, on souhaite avoir une tension de sortie qui puisse évoluer entre +/-Vref :
R
J1 S1
-
A.Op.
R2 +
Vout
J2 S2 R1
-
A.Op.
+
Le montage ci-dessus fait appel à deux A.Op. La résistance R peut être la résistance
Rfb intégrée dans le composant. La valeur de la tension de sortie est :
R1
Vs = Rfb J1 − J2
R2
Remarque :
Iout
- Ucna
+
Iout
R
Dans ce cas, les sorties Iout et Iout n’étant pas directement reliées à la masse, le calcul
de ces courants est perturbé pas la présence des résistances. Si celles-ci sont suffisamment
petites devant la valeur des résistances intégrées on pourra considérer le calcul juste.
On peut aussi utiliser un montage à trois A.Op. qui utilise deux convertisseurs courant
- tension pour chaque courant Iout1 et Iout2, ils sont ensuite associés à un soustracteur. Mais ce
montage n’apporte pas d’amélioration au montage à deux A.Op.
II.2.7 Glitch
Lors de la conversion d’un code binaire en tension analogique, on commute des
courants par l’intermédiaire d’interrupteurs. Or cette commutation n’est pas instantanée, de
plus les interrupteurs de commute pas tous en même temps. Notamment, l’interrupteur associé
au MSB est celui qui doit commuté le plus de courant, c’est donc celui qui est le plus lent.
Cela se traduit par des glitch qui représentent la commutation progressive des interrupteurs.
Ce phénomène est le plus flagrant lors du passage du code 0111 au code 1000. Le
régime transitoire fait que le code passe par les transitions suivantes :
0111 ⇒ 0110 ⇒ 0100 ⇒ 0000 ⇒ 1000
La dernière transition fait passer la sortie du code 0000 au code 1000, ce qui se traduit
par des variations importantes de la tension de sortie sous la forme de parasites que l’on
appelle Glitch. Au code zéro, la tension tend à aller vers 0 volt puis au code 1000 vers Vref/2
dans le cas d’un code unipolaire positif.
Remarque :
Le CNA à réseau d’échelle :
Cette structure de convertisseurs présente l’avantage de ne provoquer la commutation
que d’un seul interrupteur par code. Cela permet d’éliminer les régimes transitoires (Glitch)
qui peuvent apparaître sur certains CNA :
III.1 Multiplieur
La tension de sortie d’un CNA est du type :
N
Vout = Vref
2n
Si N est fonction d’un tension V1 (par l’usage d’un CAN) et si l’entrée du CNA est
reliée à une tension V2, alors Vout est l’image du produit de V1 Par V2.
Vout = k * V1.V 2
III.2 Diviseur
Soit la mise en œuvre suivante d’un CNA R2R :
N
Iout
- Vout
Vref(Cna) C.N.A.
+
Rfb
Iout
Vin
L’entrée Rfb est une entrée qui est connectée via une résistance intégrée Rfb à la patte
de sortie Iout (on prendra Rfb=R).
Les équations du montage sont :
Vout = Aε
Vin + ε = − RfbIout
NVout
Iout = n
2 R
En prenant A comme infini, on obtiend :
2 n Vin
Vout = −
N
On est donc capable de diviser une tension d’entrée Vin par un chiffre binaire N.