Académique Documents
Professionnel Documents
Culture Documents
à microprocesseurs
Module I500 de L3
Benoît Miramond
Règles du jeu
Page web du module :
http://wwwetis.ensea.fr/Members/bmiramond/Cours/L3/I500.html
8 séances de cours
8 séances de TDs/TPs
2 groupes (mercredi et vendredi)
2 intervenants
B. Miramond
M. Naïmi
2 Contrôles continus
1 Examen
Note finales N = (CC + Ex*2)/3
Objectifs du cours
Après avoir considérer la couche microarchitecture en
L2, l’objectif est de comprendre le lien entre le
processeur et les autres composants du système.
A ce stade l’architecture à Pile sera le support de
compréhension de l’interaction avec la mémoire.
Le second support sera l’étude du langage assembleur
comme langage de programmation niveau système et
comme exemple de la chaîne de production des
programmes.
Plan du cours
Chapitre 1 : Rappel – Architecture d’un processeur
1 séance
Chapitre 2 : Le langage d’assemblage
2 séances
Chapitre 3 : Processeurs Java
2 séances
Chapitre 4 : Programmation assembleur
1 séance – Jeu d’instruction x86
1 séance Programmation
Chapitre 5 : Les architectures parallèles (M. Naïmi)
1 séances
Plan des TPs
B. Miramond
Séance 1. TD Chaîne de compilation
Séance 2. TD Machine à pile
Séance 3. TD Machine à pile
Séance 4. TP Simulation PicoJava
Séance 5. TP Simulation PicoJava
Séance 6. TP Programmation assembleur
Séance 7. TP Programmation assembleur
M. Naïmi
Séance 8. TP Programmation parallèle