Vous êtes sur la page 1sur 2

Solutions des exercice Série n = 1

Exercice 1
Un bus de données de 8 bits donc 1o par case mémoire
1. Une memoire de 8 Go = 8 589 934 592 o = 8 589 934 592 de cases memoires
Pour adresser 8 589 934 592 de cases il faut au moins n bits dans le bus d'adresse tel que :
n = log(8589934592)/log(2) = 33
Il faut un bus d'adresse de 33 bits.
2. 3 GHz = 3 000 000 000 Hz => Tch = 1/f = 1/3000000000 = 0.33 ns par cycle
3. Tmoyen = 0.1*20 + 0.1*25 + 0.2*4 + 0.05*4 + 0.2*15 + 0.05*20 + 0.25*3 + 0.05*2
= 10.35 cycles = 3.4155 ns
4. Il faut en moyenne 3.4155 ns pour exécuter une seule instruction. Combien d'instructions sont
exécutées en une seconde : (la règle de trois)
3.4155 ns → 1 instruction
1000000000 ns → x instructions
x = 1000000000/(3.1455) = 317 914 481
Millions d'instructions par seconde = 317,9 MIPS
5. Un programme contient en moyenne 400 instructions, donc il faut : 400 * 3.1455 ns = 1258.2ns
1258.2 ns → 1 programme
1000000000 ns → x programmes
x = 1000000000/(1258.2) = 794 786 programmes
Cet ordinateur peut exécuter 794 786 programmes en une seule seconde.

Exercice 2

1. Puisque le format de donnees est de 32 bits et que le processeur doit traiter 8 octets = 64 bits, il lui
faudra effectuer deux accès a la mémoire centrale. Donc pour lire 8 octets :
Tlecture = Temps d’accès + Temps d’opérations internes + Temps d’accès + 6 Cycles d’horloge
Un cycle d’horloge : Tcycle = 1/fhorloge = 0.5 ns. Donc Tlecture = 20 + 25 + 20 + 6*0.5 = 68 ns
Pour traiter ces données il faut : Ttraitement = 10 * 0.5 = 5 ns
Donc pour traiter entièrement 8 octets il faut : Ttotal = 48 + 5 = 73 ns.
Pour le traitement de 1 Go de donnees : TGo = ((1*1024*1024*1024)/8)*73 ns =
7 113 539 584 ns = 9,80 s
2. Sur chaque 53 ns de traitement, le processeur ne travaille réellement que 6*0.5 + 10*0.5 = 8 ns, le
reste (45 ns) est le temps d’attente des données, c.-à-d. : (65/73)*100 = 89 % du temps total.
3. Pour améliorer le temps de traitement, il faut soit accélérer la mémoire centrale soit augmenter la
capacite de stockage des mémoires caches.
Exercice 3
1. Un cycle d’horloge : Tcycle = 1/fhorloge = 1/2.4 * 109 = 0.4 ns
2. Taccés = 10 cycles = 4 ns;
T cycle = Taccés + Top interne = 10 + 5 = 15 cycles = 6 ns
Mot mémoire (format de données) = 4 o = 32 bits.
3. Débit mémoire = mot mémoire / Tcycle = 4 / 6 *10-9 = 635,7829 Mo/s
Capacité = Tvidage * Débit = 13.51 * 635.7829 = 8 589,426979 Mo = 8,3881 Go.
4. Le processeur doit passer deux demandes avant de commencer le traitement
Donc format de données processeur = 2 * mot mémoire = 64 bits
5. Taille bus d’@ = log2 (capacité/mot mémoire) = log2 (8.3881 * 230 /26) = 28 bits
Exercice 4
Mem1 Mem2 Mem3 Mem4 Mem5 Mem6
Taccés 15 ns 8 ns 10 ns 10 ns 15 ns 47 ns

Top 10 ns 12 ns 5 ns 10 ns 12 ns 2 ns
interne
Tcycle 25 ns 20 ns 15 ns 20 ns 27 ns 49 ns

Débit 38,1470 95.3 190,7334 190,7778 105,9638 157,5385


Mo/S Mo/s Mo/s Mo/s Mo/s Mo/s

Vidage 23 s 21.49 s 42.95 s 21.47 s 154.62 s 13 s


Format 8 bits 16 bits 24 bits 32 bits 24 bits 64 bits
Capacité 877,381 Mo 2Go 8Go 4 Go 16 Go 2 Go

Vous aimerez peut-être aussi