Université de Jijel 1ere année MI

Faculté de Sciences Exactes et d’Informatique Électronique des composants système

Département de MI

Série de TD n = 1
Mr Zahir MAHROUK
Exercice n°1 :
Soit une architecture de Van Neumann munie d’un processeur cadencé à 3 GHz et d'une
mémoire de 8Go. La taille du bus de données est de 8 bits.
1. Quelle est la taille minimale du bus d'adresses pour pouvoir adresser la totalité de cette
mémoire ?
2. Quel est le temps d'un cycle d'horloge de ce processeur en ns ?
Le tableau suivant liste les instructions, leurs fréquences d'utilisation et le nombre de pulsations
d'horloge nécessaire à leurs exécutions :

Instruction Lire Ecrire + - x / Affecter Op log

Fréquence 10% 10% 20% 5% 20% 5% 25% 5%

Nb cycles 20 25 4 4 15 20 3 2

3. Calculez le temps moyen de l'exécution d'une instruction.

4. Quel est le nombre de MIPS de ce processeur ?
5. Si un programme contient en moyenne 400 instructions, combien de programmes par
seconde peuvent-être exécutés sur cette machine ?
Exercice n°2 :

Soit une architecture munie d’un processeur cadencé à 2 GHz, une mémoire centrale de 1 Go
ayant un temps d’accès de 20 ns, un temps d’opérations internes de 25 ns et un format de données
de 32 bits. Le processeur exécute un programme dans lequel il lit 8 octets en 6 cycles d’horloge et
traite ces 8 octets en 10 cycles d’horloge.
 1. Combien de temps faudra-t-il au processeur pour traiter 1 Go de données ?
2. Combien est son temps d’attente (temps pendant lequel le processeur attend l’arrivée des
données) ? Quel est le taux d’attente par rapport au temps total du traitement ?
3. Que conclure de ce résultat ? Comment y remédier ?

Exercice n°3 :
Soit une mémoire centrale inconnue (on ne connaît pas ses paramètres). Nous souhaitons
connaître les paramètres de cette mémoire en la testant avec un processeur cadencé à 2.4 GHz.
Ce processeur nous informe qu’il lui faut attendre 10 cycles d’horloge pour obtenir des données
en bloc de 4 octets et patienter 5 cycles supplémentaires pour demander une nouvelle donnée.
Pour lire l’intégralité de cette mémoire le processeur met 13.51 secondes. Sachant que le
microprocesseur doit passer deux demandes avant de commencer le traitement
1. Combien dure un cycle d’horloge de ce processeur ?
2. Quel est le temps d’accès, de cycle et le format de données de cette mémoire ?
3. Calculez le débit de cette mémoire et sa capacité avec la grandeur adéquate.
4. Quelle est le format de donnée du microprocesseur, et la taille minimale du bus d’adresse
(permettant d’adresser toute la mémoire) ?
Exercice n°4 :
Complétez le tableau suivant :

Mem1 Mem2 Mem3 Mem4 Mem5 Mem6

Taccés 15 ns 8 ns 10 ns 15 ns

Top interne 10 ns 5 ns 10 ns 12 ns 2 ns

Tcycle

Débit 95.3 Mo/s

Vidage 23 s 42.95 s 21.47 s 13 s
Format 8 bits 16 bits 32 bits 24 bits 64 bits
Capacité 2Go 8Go 4 Go 16 Go 2 Go