Master1: Electronique des systèmes embarqués UEF1.1.

1 : Electronique numérique avancée : FPGA et VHDL

TD1 : Circuits logiques combinatoires et séquentiels

Exercice 1
1. Donner le schéma logique d’un comparateur 1 bit.
2. Déduire le schéma d’un comparateur de deux nombres de 2 bits utilisant des comparateurs 1
bit.

Exercice 2
1. Tracer le logigramme correspondant à un multiplexeur 4 vers 1.
2. Réaliser un multiplexeur 4 vers 1 à partir de trois multiplexeurs 2 vers 1.
3. Réaliser un multiplexeur 4 vers 1 à partir de deux multiplexeurs 2 vers 1 et une broche
d’activation (Enable pin).

Exercice 3
1. Décrire la table de vérité d’un détecteur de parité paire à 4 entrées et écrire l’équation
logique du circuit.

Exercice 4
Réaliser un soustracteur complément à deux 4 bits à l’aide d’un additionneur 4 bits.

Exercice 5
1. Réaliser un compteur asynchrone modulo 8 avec bascules JK et tracer le diagramme d’état et
les chronogrammes des sorties du compteur.
2. Réaliser un compteur asynchrone modulo 5 avec bascules JK.
3. Réaliser un compteur synchrone modulo 8 avec bascules JK.

Exercice 6
1. Réaliser un registre à décalage à droite 4 bits à chargement série
2. Réaliser un registre à décalage à gauche en utilisant les mêmes bascules que le registre à
décalage à droite avec changement seulement du câblage.

Exercice 7
Donner le diagramme d’état correspondant au circuit suivant :

1 TD1 : Circuits logiques combinatoires et séquentiels F.H