Transistor MOSFET

I. Introduction
En 1930, L. Lilienfeld de l'Université de Leipzig dépose un brevet qui décrit un élément qui
ressemble au transistor MOS (Métal Oxyde Semiconducteur).
En 1958, les MOS peuvent être réalisés avec succès par Schokley.
Aujourd'hui le transistor MOS constitue l'élément fondamental des CI numériques à large échelle.
Le transistor MOS combine:
 Petites dimensions
 Vitesse élevée
 Consommation faible
 Gain élevé

II. La capacité MOS

II. 1- Notions de travail de sortie et d’affinité métal vide
électronique
q
Le travail de sortie m d'un électron dans un métal est
l'énergie nécessaire à un électron du métal pour l’extraire de EF

ce métal. On le représente par la différence entre le niveau de

Fermi du métal et le niveau d'énergie du vide. 1
De manière analogue, un semiconducteur est caractérisé par son affinité électronique  qui
représente l'énergie qu'il faut fournir à un électron de la bande de conduction pour l'extraire du
semiconducteur et son travail de sortie s, représente la différence entre le niveau de Fermi et le
niveau du vide S.C. vide

q qS
Ec
EF

Ev

Une structure MOS est constituée d’une couche d’oxyde isolant (SiO2) d’épaisseur d incluse
entre une métallisation et un substrat Silicium.
II.2- Propriétés de la structure MOS idéale
 Les travaux de sortie du métal et du SC sont identiques  ms  m  s  0
 Pas d’états d’interface
 Les seules charges qui existent dans la capacité sont celles induites par l’application de la
polarisation V sur la grille en métal. Elles sont égales et opposées sur le métal et dans le SC
 Isolant parfait: Il n’y a pas de transfert de charges à travers l’oxyde 2
II.3- Régimes de fonctionnement
1- Régimes de bandes plates VG = 0
VG métal S.C. type P N.V
Métal
Oxyde q
q m
Ec
qs
Sc EFm EFs
Ev

Comme  ms = 0, les niveaux de Fermi du métal et du semiconducteur sont naturellement alignés

Aucun transfert d’électrons n’est nécessaire au moment de la mise en contact

électrique

Pas de courbure de bande induite

3
Structure de bandes en régime de bandes plates pour des capacités MIS Type N et
Type P
2- Régime d’accumulation VG < 0:
 Des charges négatives apparaissent côté métal
 Des charges positives apparaissent donc côté Sc à l’interface avec l’isolant

Accumulation de h à l ’interface S.C./isolant

(x)
+q.p

VG < 0
M O S (P)

-
-q.n

Ec

qVG EFi
EFs
Ev

5
2- Régime de déplétion VG > 0:

 Charges positives côté métal (déficit d’e-) VG > 0

M O S (P)

 Charges négatives nécessaires côté Sc Mais

pas d ’e- libres disponibles

Ec

EFi
EFs
qVG -
déplétion de trous (accepteurs ionisés non Ev
compensés)

-q.n (x)

Création d’une Z.C.E. analogue à la jct.

P/N
-
-q.Na

6
2- Régime d’inversion VG >> 0:

-q.n (x)

VG >> 0
-
M O S (P)
-q.Na

 Courbure de bandes très prononcée en surface -q.n

EFS > EFi en surface

Ec
EFi
EFs
qVG - - Ev

Matériau de type N en surface 7

Accumulation Déplétion Inversion

Semiconducteur (P)

Accumulation Déplétion Inversion

Semiconducteur (N)
II.4- Condition d’inversion:
q ( s   Fi ) ( E FS  Ei )

n surf  ni .e kT
 ni .e kT

 q ( s   Fi ) ( Ei  E FS )

p surf  ni .e kT
 ni .e kT

 q Fi  kT  N A 
Dans la région neutre: p 0  N A  ni exp   FI  ln  
 kT  q  ni 
Inversion: n surf  p surf s   Fi

kT  N A 
Forte inversion: n surf  N A s  2 Fi 2 ln 
q  ni 
Remarque
En réalité, en forte inversion , la couche conductrice d’inversion écrante le volume du Sc, d’où :
s reste constant à 2Fi

2 s
Wdép  Wmax  2 Fi
qN A 9
II.5- Tension de seuil (Capacité MOS idéale)
La tension de seuil est la tension de grille pour laquelle le régime d’inversion est obtenu

2- Bilan des tensions:

Vth  2 Fi  Vox
Q
 Vox  sc La chute de potentiel dans l’oxyde
C ox
A
 C ox  Qsc  qAN AW  A 4 sc qN A  Fi
d ox
A
Vth  2 Fi  4 sc qN A  Fi
C ox
VG
Cox = ox .A/dox


S

C eq  ?
Cinv Cdép = sc .A/Wdép

10
Caractéristique C(V) Haute Fréquence (HF)-Basse Fréquence (LF)

C
Cox Basse fréquence

CFB

Cmin = [1+(oxWmax/s dox)]-1

Haute fréquence

0 V
1 2 3 4
1 : accumulation
2 : déplétion (idem jonction P/N)
3 : faible inversion
4 : forte inversion

11
II.2- Structure MOS réelle
La structure MOS réelle est caractérisée par les propriétés suivantes:
 La différence des travaux de sortie du métal est non nulle  ms   m   s  0
 VFB1   ms pour se mettre en bandes plates
 Translation de ms
 Charges dans l’oxyde
 Charge équivalente Qox à l’interface Oxyde / Métal (S.C. type N)
Qox
 V FB 2   C
C ox

 Etats d’interface 1 : Q ss = 0 VFB CFB

Qss 2 : Q ss ≠
°0
 VFB3  
C ox 2 1
Déformation de la courbe C (V)

 Tension de seuil V

Qss Qox
Vth  V  VFB  V   ms
*
th
*
th  
C ox C ox 12
III Rappel
III.1- Structure du transistor MOS

NMOSFET PMOSFET

Objectif:
 Maximiser Ion
 Minimiser Ioff
III.1- Types de transistors
Que ce soit pour un NMOSFET ou un PMOSFET on distingue:
 Le Transistor à enrichissement: le canal est normalement vide de porteurs à VGS = 0,
et ce n’est qu’en appliquant une ddp > 0 pour un NMOSFET et < 0 pour un PMOSFET
qu’on crée le canal

 Le transistor à appauvrissement (à déplétion): le canal est normalement créé à VGS = 0

Dans la suite on s’intéressera au NMOSFET à enrichissement

15
IV Modes de fonctionnement

ID

VG

VD
Tous les potentiels sont référés à celui de l'électrode du substrat (B: Bulk).

IV.1- Equilibre

Pour des potentiels nuls sur les 4 électrodes (G, D, S et B), les deux jonctions SB et DB
sont entièrement bloquées.

Les zones de déplétions sont quasi-inexistantes côté S et D à cause du fort dopage de

ces régions mais s’étendent côté substrat.

Les e- sont donc confinés dans la S et le D et ne peuvent passer vers le substrat.

16
IV.2- Faible inversion

Si l'on augmente le potentiel de grille en maintenant les potentiels de source et drain

nuls. Le régime de faible inversion est établi quand la tension de grille est inférieure à
une tension VT0 appelée tension de seuil

En ce régime, une très faible densité d’e- traverse les jonctions SB et DB et donne en
réalité naissance à un courant extrêmement faible quand le potentiel de drain est
supérieur à celui de source

IV.3- Forte inversion

Toujours pour des potentiels de D et de S nuls, on augmente la tension de grille au-delà

de VT0, les électrons traversent la S et le D et arrivent à se répandre sur le canal et le D
et la S se trouvent reliés par cette nappe d’e-.

Remarque: En réalité, on doit appliquer sur la grille une tension VFB pour atteindre
l’équilibre du fait de la différence de matériau entre la grille et le semiconducteur. Cette
tension est appelée tension de bandes plates (Flat-Band). 17
IV.4- Conduction

En ce régime, les deux jonctions conduisent toutes les deux, cependant on augmente le
potentiel d’une des deux électrodes (souvent le drain).

Sous l’effet de ce potentiel les électrons se trouvent attirés vers l’électrode à laquelle est
appliquée la ddp V.

IV.5- Saturation

Le transistor MOS atteint la saturation lorsqu'on a suffisamment augmenté le potentiel

de l'une des électrodes, pour que la jonction substrat-électrode (souvent substrat-drain)
correspondante se bloque.

Le flux d'électrons, et par conséquent le courant correspondant, n'est plus tributaire

alors, que du potentiel de l'électrode qui injecte et du potentiel de grille.

Vu de l'électrode dont la jonction est bloquée, le transistor MOS se comporte alors

comme une source de courant

18
V. Charges du canal
La structure MOS fonctionne comme un condensateur dont l’électrode inférieure est un
semiconducteur et non un métal
Une ddp VG positive entre grille et substrat crée une charge positive QG sur la grille
QG  C oxVG

Il se crée la même charge mais négative dans le substrat:

QG  QD  C oxVG En faible inversion (Pas de canal)

QG  QD  C ox Vth  nV  Pour VG=Vth+nV (Pas de canal)

QG  QD  QI En forte inversion (canal)

Il est intéressant de noter que pour un TMOS en forte inversion:
 La charge QD ne varie plus en fonction de VG car le potentiel de surface reste
fixe (Uj+V)
 La charge de déplétion est égale à celle calculée pour la condition VG = Vth+nV
 Quand VG augmente, seule la charge induite QI du canal augmente en amplitude

La charge induite du canal en forte inversion s’écrit: QI  C ox VG  Vth  nV  19

VI. Courant de drain
Quand le canal est formé, il se comporte comme une résistance entre source et drain commandée
par la tension de grille

Pour faire circuler un courant dans le canal, il suffit d’appliquer un potentiel de D supérieur à
celui de la S, ce qui crée un champ E horizontal qui tend à déplacer les e- du canal depuis la S
vers le D

Le potentiel V du canal varie le long de l’interface Si / SiO2

VS  V  VD 0 xL

A l’abscisse x, la charge par unité de longueur du canal Q’IW se déplace à la vitesse v et donne
naissance au courant ID:

 dV 
I D  Q Wv  Q W    n
'
I
'
I 
 dx
vitesse

Q I  QI' A  Q I' WL
20
 VD

I D dx    nWQI' dV I D L    nW  QI' dV
VS

 
VD ' D ' V
W Q Q
I D   n C ox    
I I
dV dV
L VS C ox VS
C ox
C ox W
  n Paramètre de la transconductance (µA/V2)
A L
VD

I D    VGS  Vth  nV dV

VS
VS = 0, n = 1
 2
VDS 
I D   VGS  Vth VDS  
 2 
La valeur VD = VDSsat correspond au maximum du courant soit:

VDSsat  VGS  Vth  n C oxW

I Dsat  VGS  Vth  2

2 AL
21
22
VII Capacités parasites dans le MOS

III.1- Capacités de recouvrement

III.2- Capacité du canal

Varie avec le mode de fonctionnement du transistor

MOS bloqué MOS en RAN MOS saturé

VII Capacités parasites dans le MOS
VII.3- Capacité de grille

Avec : &

III.4- Capacités de jonctions

Cj,bas est définie par unité de surface, tandis que Cj,lat est définie par unité de longueur.
VIII. Courant sous seuil
Lorsque la tension de grille est inférieure à la tension de seuil, et la surface du semiconducteur se
trouve en faible inversion, le courant de drain qui lui est correspondant est appelé courant de sous
seuil «subthreshold current» ou «Swing».
Ce courant de sous seuil est très important dans la caractérisation des transistors MOS,
particulièrement ceux prévus pour les applications de faible puissance et de faible tension
d’alimentation (ex: Mémoires, logique etc). En effet, c’est ce paramètre qui décrit comment
l’interrupteur bascule entre l’état «on» et l’état off.
Le courant sous seuil peut être déterminé directement à partir de la caractéristique courant-
tension du transistor.
 dVG 
S  ln 10  ln 
 dI D 
En pratique, S est obtenu à partir de la pente du tronçon sous le seuil de la caractéristique ID-VG
tracée en échelle logarithmique.
S peut aussi être exprimé en fonction des éléments capacitifs:
kT  C 
S ln 10  1  D 

q  Ci 
Avec, CD la capacité de déplétion et Ci la capacité de l’isolant. 25
IX. Effets de canal court
Lorsque la longueur du canal diminue, les ZCE de la source et du drain deviennent comparables à
la longueur du canal. Dans ce cas, on parle de transistor à canal court.
Ainsi, la distribution du potentiel dans le canal devient dépendante du champ électrique
transversal régi par la tension de grille et du champ électrique longitudinal régi par la tension de
drain. Le potentiel électrique devient alors bidimensionnel.

Cette bidimensionnalité a pour conséquence:

la dégradation du swing (S augmente)
la tension de seuil devient dépendante de la longueur du canal et des potentiels
appliqués
la réduction du courant de saturation sous l’effet de «punchthrough»

Si le champ électrique devient plus fort:

la mobilité des porteurs devient dépendante du champ électrique
la multiplication des porteurs du côté drain augmente ce qui conduit à un courant de
substrat et aussi au déclenchement d’un transistor bipolaire parasite!!!!
On pourrait avoir une forte injection des porteurs dans l’oxyde ce qui conduit à un
décalage dans la tension de seuil et à une réduction de la transconductance
26
IX. Effets de canal court
Les principaux effets de canal court sur le fonctionnement du transistor MOSFET peuvent être
résumés comme suit:
Réduction de la tension de seuil
DIBL: Drain Induced Barrier Lowering
Modulation de la longueur du canal
Claquage du transistor
L’expression de la tension de seuil VT est obtenue en supposant que la déplétion dans le canal
provient de l’effet de la tension de grille VGS. Cette hypothèse est fausse pour un transistor
présente à canal court.

Un pourcentage supérieur de la longueur du canal est partiellement déplété sans influence de la

grille. VT va donc diminuer
27
IX. Effets de canal court
IX.2- DIBL et Punchthrough
1- DIBL
Effet de courant en surface résultant d’une diminution du potentiel de surface du canal pour de
faibles L.
Sous l’effet de VDS la barrière de potentiel se trouve réduite, et donc la tension de seuil.
Cela pourrait aussi conduire à avoir un courant dans le canal même si la tension de seuil n’est pas
atteinte. Ce qui conduirait à un courant sous seuil plus important que dans un transistor à canal
long.

Réduire ou
Augmenter
Réduire ou
Augmenter

28
IX. Effets de canal court
IX.2- DIBL et Punchthrough
2- Punchthrough

Le DIBL s’accompagne souvent du phénomène de punchthrough.

Cela consiste en la rencontre des ZCE d’espace de source et de drain en volume.

L’influence du potentiel de grille sur le courant devient faible et le courant augmente plus
rapidement en fonction de VDS. Une variation quadratique est observée et on n’a plus de
saturation de courant.

29
IX. Effets de canal court
IX.2- Surface Scattering

30
IX. Effets de canal court
IX.2- Saturation de la vitesse

W Vgs  Vt 
2

 Vgs  Vt 
2
Pour un transistor Idéal le courant est proportionnel à VDD2 I ds  Cox
L 2 2

 
Quand l’effet de saturation de la vitesse se manifeste le courant s’écrit: I ds  CoxW Vgs  Vt vmax

Ceci a pour effet d’affecter la transconductance des transistors à canaux courts en régime de
saturation: 31
IX. Effets de canal court
IX.2- Ionisation par impact
Le champ longitudinal élevé accélère les électrons et leur vitesse devient tellement élevée qu’ils
arrivent à leur tour à ioniser d’autres atomes et libérer des paires électrons-trous.
Les trous se trouvent attirés au substrat ce qui génère un courant de substrat et les électrons vers
le drain.
Les porteurs libérés peuvent eux aussi participer à ce mécanisme à leur tour et ainsi de suite.

La tension de seuil se trouve réduite et le courant se trouve ainsi fortement augmenté ce qui
conduit au claquage du transistor.

32
IX. Effets de canal court
IX.2- Electrons chauds

A forts VDS, les électrons arrivent vers le drain avec une énergie cinétique très élevée et certains
arrivent à traverser la barrière de potentiel en surface et s’injectent dans l’oxyde.

Ceci a pour effet une dégradation permanente de la caractéristique C-V.

33
 Surface du
semiconducteur

Isolant semiconducteur
 Niveau du vide Niveau du vide

Iso-
lant Iso-
Métal
Semiconducteur (N) Métal lant Semiconducteur (P)
III Capacités parasites dans le MOS

III.1- Capacités de grille

Avec : &
38
39
VII.5- Récapitulatif

40
IX. Effets de canal court
IX.1- Réduction de la tension de seuil

L’expression de la tension de seuil VT est obtenue en supposant que la déplétion dans le canal
provient de l’effet de la tension de grille VGS. Cette hypothèse reste valable tant que le transistor
présente un canal long.

Les zones de déplétion des S et D représentent un pourcentage plus grand de la région de

déplétion du canal. En effet, un pourcentage supérieur de la longueur du canal est partiellement
déplété sans influence de la grille. VT va donc diminuer
41