Plan du cours: Architectures des µc & des µp Plan du cours: Architectures des µc & des µp

Chapitre 4 : Etude du µP 8086 Chapitre 4 : Etude du µP 8086

Partie.1. Architecture interne du 8086 Partie.2. Gestion de la mémoire du 8086

Partie.2. Gestion de la mémoire du 8086

2. Différence entre une adresse logique et une adresse physique
Partie.3. M
3. Adressage mémoire
4. Récapitulation
5. Exemples

19 Mme. Randa Khemiri 20 Mme. Randa Khemiri

Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs

2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

2.2. Différence entre adresse physique et adresse logique

Le processeur dispose d'un bus d'adresse de 20 bits alors que son architecture repose sur une ALU 16 bits.
Afin de s'affranchir de cette contrainte, le processeur 8086 utilise un mécanisme de segmentation de la La différence clé entre logique et physique est que logique est
mémoire. .. part, physique est
En assembleur, on appelle segment de mémoire le mécanisme de base de la gestion des adresses pour des ..
processeurs de type 8086.
La segmentation représente la division de la mémoire du 8086 (1Mo) sur des segment (64ko) de toutes les adresses logiques générées par le CPU pour un programme
... Cependant, de toutes les adresses physiques mappées
aux adresses logiques correspondantes est appelé

logique est également appelée .car

. physique est
.

A chaque adresse logique doit correspondre nécessairement une adresse physique.

21 Mme. Randa Khemiri 22 Mme. Randa Khemiri

 Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

2.3. Adressage mémoire Adresse physique = valeur_registre_segment 16 + offset

La
figure suivante :

Adresse physique = ........+

Remarques:
............
1.
du segment (en binaire) revient à effectuer un
décalage de 4 positions (4 bits) vers la gauche , ............
............ ............ -à-dire une multiplication par 16.
............ ............
2. La valeur dite offset (déplacement) permet ............

........................
un segment bien spécifié.

23 https://www.youtube.com/watch?v=suCqdOQ-Vno 24

Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs

2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

2.3. Adressage mémoire 2.4. Récapitulation

Le segment est toujours identifié par l'un des 4 registres de segment de l'ALU :
Ainsi, l'adresse d un mot est obtenue par la combinaison de deux registres de 16 bits via
.
une opération d'addition produisant un résultat sur 20 bits.
Par convention, les adresses segmentées sont notées ainsi : XX : YY où XX est le nom du
registre de segment utilisé (ou parfois une valeur directe) et YY le nom du registre contenant
l'offset (ou à nouveau une valeur directe). .

............
Registre du segment Registre général
............
Code segment
CS
Par exemple ............
Extension sur 20 bits
DS Data segment

ES
Extra segment
SS
............ sur 20 bits
Adresse physique
Stack segment
25 26
 Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

2.5. Application 2.5. Application

On demande de calculer les adresses physiques à partir des adresses logiques suivantes: On demande de calculer les adresses physiques à partir des adresses logiques suivantes:
a. 08F1h : 0100h a. 08F1h : 0100h
b. 3100h : 27EEh b. 3100h : 27EEh

Solution Solution

a. b. 3100h : 27EEh

............ ............

............ ............
............ ............
............ ............
27 Mme. Randa Khemiri 28 Mme. Randa Khemiri

Plan du cours: Architectures des µc & des µp Plan du cours: Architectures des µc & des µp

Chapitre 4 : Etude du µP 8086 Chapitre 4 : Etude du µP 8086

Partie.1. Architecture interne du 8086 Partie.1. Architecture interne du 8086

Partie.2. Gestion de mémoire du 8086 Partie.2. Gestion des mémoires du 8086

Partie.3. M Partie.3. M

29 Mme. Randa Khemiri 30 Mme. Randa Khemiri

 Plan du cours: Architectures des µc & des µp Chapitre 3 : Architecture des Microprocesseurs
1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086

3.1. Introduction Dans la programmation, on distingue deux niveaux:

Chapitre 4 : Etude du µP 8086 Programmation haut

Programmation de haut niveau
niveau : Se basant sur les langages évolués comme le langage C. Dans ce cas, le
compilateur permet de traduire automatiquement un programme haut niveau en son équivalent en langage
Partie.3. M bas niveau.

2. Différence entre une adresse logique et une adresse physique
3. Adressage mémoire
Programmation bas
Programmation de bas niveau Le langage assembleur est constitué
nivea
d'instructions directement compréhensibles par le microprocesseur. Il
est en fait proche du langage machine. Une instruction en assembleur
est traduite en une seule instruction en langage machine. Ainsi, pour
passer programme assembleur à un programme exécutable, on doit
passer par les deux étapes suivantes:

4. Récapitulation
Code source Compilation Code objet Edition des liens Code binaire
5. Exemples Code.asm Code.obj Code.exe
Traduction du Liaison des différents codes
programme objets et inclusion des
assembleur en codes fonctions prédéfinies dans
31 32 objets les bibliothèques

Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs

1. Architecture Interne du 8086 1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

3.2.1. Adressage Immédiat

Le microprocesseur 8086 possède 4 modes d'adressage : Dans ce cas, le champ opérande contient la donnée (une valeur constante sur 1 ou 2 octets).

Exemples:

adressage immediat MOV AX, 500h .

stockage immediat de la valeur 0500h dans le registre AX
AH AL

adressage par registre AX 05 00

Modes
ADD AX, 120h additionner le registre
adressage direct AX a 120h
AH AL

adressage indirect AX 06 20

33 34
 Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs
1. Architecture Interne du 8086 1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

3.2.2. Adressage par Registre 3.2.3. Adressage Direct

Dans ce mode on spécifie directement l'adresse de l'opérande dans l'instruction .
a pas d'échange avec la mémoire, ce qui augmente la vitesse de traitement de l'opérande. Un des deux opérandes se trouve en mémoire.
La valeur « adr » est une constante (un déplacment ) qui doit étre ajouté au contenu du
Exemples: registre DS pour former l'adresse phisique de 20
BH BL bits.Elle doit etre présentée entre [ ]
MOV AX, BX MOV AL, [1200h]
BX 04 32
dans ce cas le contenu
du registre BX est transféré copier le contenu de la case mémoire
AH AL d'adresse DS: 1200h dans AL
AX 04 32 dans AX AH AL
AX 00 00

DS : 1200h « adr » = 1200

AH AL
AH AL AX 00 66
Inc AX
AX 04 33 Incrémentation de AX DS : 0000h
35 36

Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs

1. Architecture Interne du 8086 1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

3.2.3. Adressage Direct 3.2.4. Adressage Indirect

Dans ce mode d'adressage, l'adresse de la donnée se trouve dans un registre du processeur. Ce
mode d'adressage permet de préciser dans quel registre se trouve l'adresse de la donnée à accéder.
indirect est divisé en 4 catégories selon le registre utilisé.

basé
MOV AX, [1200h]

. relatif a une base

AH AL
Adressage
AX 00 00 Indirect
« adr » + 1 = 1201
DS : 1200h « adr » = 1200 indexé
AH AL
AX 55 66
DS : 0000h
basé indexé
37 38
 Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs
1. Architecture Interne du 8086 1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

3.2.4. Adressage Indirect 3.2.4. Adressage Indirect

a. Adressage basé : a. Adressage basé :

Exemple.1. Exemple.2.
Il sagit de transférer la donnée dont l'offset est contenu dans le registre de base BX vers le
MOV AL, [BX] ; le registre de base BX vers le registre AL MOV AX, [BX] ; registre AX
BH BL
BH BL MOV BX, 1200H BX 12 00
MOV BX, 1200H MOV AX,[BX]
FFFFFh
MOV AL,[BX]
BX 12 00
1Mo 65h
DS:1201h
AL 45h
DS:1200h
45h
DS:1200H
DS : BX
DS
DS : 0000h AH AL
AH AL DS:0000h
00000h AX 00 45 DS:0000H
0 AX 65 45

39 40

Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs

1. Architecture Interne du 8086 1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

3.2.4. Adressage Indirect 3.2.4. Adressage Indirect

b. Adressage relatif à une base : b. Adressage relatif à une base :

Exemple.1. Exemple.2.
MOV AX, [BX+2] ; Dans ce cas, on va mettre BX+2 MOV AL, [BX+3] ; Dans ce cas, mov AL ,[bx+3]

AH AL AH AL
mov AX,[BX +4]
AX 11 33 AX 00 11

BX
BX +2
BX+3
BX+3
41 42
 Chapitre 3 : Architecture des Microprocesseurs Chapitre 3 : Architecture des Microprocesseurs
1. Architecture Interne du 8086 1. Architecture Interne du 8086
2. Gestion de la mémoire du 8086 2. Gestion de la mémoire du 8086

3.2.4. Adressage Indirect

c. Adressage Indexé :
se trouve dans des deux registres SI ou DI. On peut préciser un déplacement qui sera
ajouté au contenu de Ri pour déterminer Instruction
MOV AX, 1200H imedia
MOV AX,[SI];
ADD AL, [SI] indrect index
d. Adressage basé Indexé : MOV AL, 1110B imedia
L'offset de de l'opérande est la somme registre de base, registre d'index et MOV AL , [BX+4] relatif a une base
déplacement optionnel. registre
ADD AX, BX
Si Rseg n'est pas spécifié, le segment par défaut du registre de base est utilisé:
MOV AL, [800H]
direct
NST R , [Rseg : Rb+Ri+dep]

43 Mme. Randa Khemiri 44 Mme. Randa Khemiri

Plan du cours: Architectures des µc & des µp Plan du cours: Architectures des µc & des µp

Chapitre 4 : Etude du µP 8086 Chapitre 4 : Etude du µP 8086

Partie.1. Architecture interne du 8086

Partie.2. Gestion de la mémoire du 8086

2. Différence entre une adresse logique et une adresse physique
3. Adressage mémoire
4. Récapitulation
5. Exemples

45 Mme. Randa Khemiri 46 Mme. Randa Khemiri