Introduction Processeurs et mcatronique Architecture des processeurs

Systmes mcatroniques asservis

5. Contrleurs numriques

Valentin Gies ENSTA

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Plan du cours

Introduction Processeurs et mcatronique Architecture des processeurs Von Neumann Harvard Applications

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Pilotage des systmes mcatroniques

Un march gigantesque : 1 % des processeurs sont destins des ordinateurs, les autres sont destins au contrle numrique dapplications spciques.
Valentin Gies ES 206 : Systmes mcatroniques asservis

university-logo

Introduction Processeurs et mcatronique Architecture des processeurs

Pilotage des systmes mcatroniques

Asservissement : Filtrage numrique... : y [n] =
4 i =0 ci

x [n i ]

Commande des actionneurs : Gnration de consignes de type PWM (rapport cyclique variable) Pilotage Instructions de haut niveau smantique + analyse des capteurs extroceptifs (camra)
Valentin Gies ES 206 : Systmes mcatroniques asservis

university-logo

Introduction Processeurs et mcatronique Architecture des processeurs

Pilotage des systmes mcatroniques : contraintes

Cot et Time To Market :
Faible cot de production Dveloppement rapide

Fonctionnement temps rel :

Dbit entre sortie impos (asservissement et commande des actionneurs) Grand nombre de calculs de type produit scalaire (asservissement)

Systme embarqu
Low power. Nombre de circuits distincts limit (viter les cables).

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Classication des processeurs

DSP : Digital Signal Processor ASIP : Application Specic Instruction Set Processor ASIC : Application Specic Integrated Circuit
Valentin Gies ES 206 : Systmes mcatroniques asservis

university-logo

Introduction Processeurs et mcatronique Architecture des processeurs

Comparatifs des processeurs

ASIP - ASIC :
Inconvnients : dveloppement trs important. Atouts : trs rapide et low power

DSP :
Inconvnients : perf limites pour le moyen-haut niveau. Atouts : trs performant pour le calcul scalaire (bas niveau), low power, grand nombre dentre sortie fort dbit.

Micro-contrleurs
Inconvnients : perf limites pour le bas et haut niveau. Atouts : efcace pour le moyen niveau (rglage dynamique des paramtres dun asservissement par exemple).

Processeur classiques
Inconvnients : trop cher, difcile intgrer, forte consommation et forte dissipation dnergie. Atouts : versatile (mais quel prix !)
Valentin Gies ES 206 : Systmes mcatroniques asservis

university-logo

Introduction Processeurs et mcatronique Architecture des processeurs

Contexte dutilisation des processeurs

DSP :
Asservissement : Application de traitement du signal (ltrage linaire, calcul matriciel) fort dbit de donnes. Commande des actionneurs : gnration des signaux de sortie temps rel (PWM).

Micro-contrleurs
Asservissement : Contrle de variables faible dbit de donnes. Pilotage : Gestion dun automate de pilotage... Commande des actionneurs : gnration des signaux de sortie temps rel (PWM laide de fonctionnalits ddies).

Processeur classiques
Algorithmique de haut-niveau : traitement dimage, intelligence articielle...
Valentin Gies ES 206 : Systmes mcatroniques asservis

university-logo

Introduction Processeurs et mcatronique Architecture des processeurs

Contexte dutilisation des processeurs

Ventes annuelles de processeurs en 1999. (Source : D. Tennenhouse - Intel - RTSS99).

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Introduction aux architectures de processeurs

Objectifs de cette partie : Comprendre les diffrences entre familles de processeurs utiliss en mcatronique (DSP et Micro-contrleurs). Comprendre pourquoi les performances sont aussi diffrentes. Comprendre les limitations des ces processeurs.
Rq : cette section ne se veut pas exhaustive, mais simplement une introduction pour vous donner envie daller plus loin !

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Architecture classique : "Von Neumann"

1 mmoire : programme et donnes Accs squentiel aux donnes et au programme. Trs facile programmer : pas de prcaution ncessaires.
Valentin Gies ES 206 : Systmes mcatroniques asservis

university-logo

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Architecture classique : "Harvard"

2 mmoires : accessibles simultanment moins de manipulations de donnes. Plus complexe programmer.

Possibilit dutiliser la mmoire programme comme 2e mmoire de donnes (utile pour les oprations type produit scalaire). university-logo
Valentin Gies ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Le micro-contrleur (Von Neumann)

1 bus de donnes codage des donnes prcis (souvent en virgule ottante). ALU (Arithmetical and Logic Unit) classique : oprateurs addition, opration boolennes. university-logo Accs squentiel aux port E/S Dbit limit !
Valentin Gies ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Le DSP (Harvard)

2 (ou plus) bus de donnes codage des donnes moins prcis (souvent en virgule xe). ALU tendue : MAC (Multiplicator and ACcumulator) et Barrel Shifter (dcaleur barillet). university-logo Entres-sortie haut dbit : DMA (Direct Memory Access)
Valentin Gies ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

DSP versus Micro-contrleur

Calcul de produit scalaire : y = y + xi zi Micro-contrleur : opration complexe

DSP : calculs scalaires trs performants MAC + Dcaleur barrillet + 2 accs mmoire simultans y = y + x1 z1 est ralis en 1 cycle au lieu de 10 sur university-logo un micro-contrleur.
Valentin Gies ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Vers une combinaison micro-contrleurs DSP

DSP : performant pour les calculs de bas niveau haut dbit (produits scalaires...) Micro-contrleurs : efcace pour le contrle et la gestion dun systme Ide : pourquoi ne pas les combiner dans un mme circuit ?
SoC (System On a Chip) : intgration dans un ASIC de DSP et de microcontrolleurs. FPGA (Field Programmable Gate Array, tableau de porte logiques et de bascules programmable) : permet de programmer une architecture compose de micro-contrleurs et de DSP. Solution recongurable en fonction de lapplication.

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis

Introduction Processeurs et mcatronique Architecture des processeurs

Von Neumann Harvard Applications

Questions ?

Questions Contact : vgies@hotmail.com

university-logo

Valentin Gies

ES 206 : Systmes mcatroniques asservis