Vous êtes sur la page 1sur 6

Lyce Eugne IONESCO

STI2D-SIN

STI2D - Systme d'Information et Numrique


SIN

TD

TP

Cours

Synthse

Devoir

Evaluation

Projet

Document ressource

CIRCUITS LOGIQUES PROGRAMMABLES

1 - LES CIRCUITS LOGIQUES PROGRAMMABLES


Un composant logique programmable ou PLD (Programmable Logic Device) est un circuit qui permet de
raliser l'ensemble des fonctions logiques d'une application dans un seul et unique botier.
Ils sont utiliss pour remplacer lassociation de nombreux botiers logiques et ainsi simplifier les
structures des cartes lectroniques. Le cblage est simplifi, l'encombrement et le risque de pannes
sont rduits.

Les PLD disposent d'un certain nombre de


broches d'entres/sorties. L'utilisateur associe
ces broches les entres et les sorties de la
fonction logique quil souhaite voir accomplie par
le PLD puis il programme les quations logiques
que celui doit raliser.

PLD
Le terme PLD
composants.

regroupe

familles

de
PAL

Les composants logiques programmables

EPLD

GAL

CPLD

FPGA

Page n1/6

Lyce Eugne IONESCO

STI2D-SIN

La plupart des PLD suivent la structure suivante :


un rseau doprateurs ET (matrice ET) sur lesquels viennent se connecter les entres et leurs
complments ;
un rseau doprateurs OU (matrice OU) sur lesquels les sorties des oprateurs ET sont
connectes ;
de cellules logiques de sortie.
E1

E2
fusibles

1
Matrice OU

Les interconnexions de la matrice sont


programmables. Elles sont assures par
des fusibles qui sont "grills" lors de la
programmation. Lorsquun PLD est
vierge toutes les connexions sont
assures.

&

&

Les interconnexions de la matrice OU


peuvent, pour certains types de PLD,
galement tre programmables.

&

cellules logiques de sortie. peuvent,


tre selon le PLD, fixe de type
combinatoire ou squentielle ou bien
programmable.
Les

&
Matrice ET

S1

S2

2 - LES CIRCUITS LOGIQUES PROGRAMMABLES DE TYPE PAL OU GAL


2.1 - Circuits logiques programmables PAL
Les PAL (Programmable Array Logic) sont des circuits logiques programmables de premire gnration
dvelopps par le constructeur AMD en 1970.
La structure interne est constitue d'une matrice ET programmable et d'une matrice OU Fixe. Lors de la
programmation du PAL la fusion des fusibles (un fusible dtruit correspond un circuit ouvert) est
obtenue en appliquant leurs bornes une tension de 11,5 V pendant 10 50 S.
Ces composants ne sont programmables quune fois, on dit que ce sont des PLD de type OTP (One Time
Programmable).
Les composants logiques programmables

Page n2/6

Lyce Eugne IONESCO

STI2D-SIN

2.2 - Structure interne d'un PAL

Ce PAL simplifi comporte 2 entres I1 et I2 et une


sortie O. Huit fusibles (F1 F8) permettent de raliser
diverses fonctions logiques. La programmation va
consister faire griller certains fusibles afin de raliser
la fonction logique dsire.

Porte "OUI-NON"
Convention de reprsentation :

Porte OU

Le PAL22V10 par exemple comporte 130 oprateurs


ET 44 entres. Il est donc ncessaire de simplifier la
reprsentation. Toutes les entres des portes ET sont
regroupes sur une seule ligne. Une croix (ou un
point) reprsentera un fusible intact aprs
programmation.

Porte ET

2.3 - Exemple de programmation d'un PAL


F

F = I1.I2 + I1.I2 (ou exclusif)

2.4 - PAL sorties combinatoires (de type L comme Logic)


La structure de ces PAL nest constitue que par des circuits logiques combinatoires (portes OUI-NON,
ET, OU). Les sorties de ces CI sont reboucles vers la matrice de fusibles. Une sortie peut donc servir de
variable intermdiaire : Il sagit en fait dentres/sorties (I/O).

Exemple :
PAL16L8

Les composants logiques programmables

Page n3/6

Lyce Eugne IONESCO

STI2D-SIN

2.5 - PAL Sorties squentielles (de type R comme Registered)


Ces sorties utilisent une bascule D qui permet la ralisation aise de fonctions squentielles lintrieur
du circuit. Un rebouclage permet de rinjecter la variable de sortie lintrieur du rseau afin de
lutiliser comme variable intermdiaire.

Exemples :
PAL16R8,
PAL22R10,

2.6 - PAL Sorties configurables (de type V comme Versatile)


Le circuit de sortie de cette famille de PAL est beaucoup plus labor et offre plusieurs combinaisons
lutilisateur. En effet sur chaque sortie on trouve une OLMC (Output Logic Macro Cell), macrocellule
configurable par lutilisateur lors de la programmation.
Chaque OLMC est configurable par lutilisateur grce un couple de bits S0 et S1 :

2.6 - Les circuits logiques programmables GAL


Linconvnient majeur des PAL est quils ne sont programmables quune seule fois. Les PAL, sont peu
utiliss aujourdhui ; ils ont t remplacs par des composants plus souples : les GAL (Gnric Array
Logic) dvelopps par LATTICE il y a une dizaine d'annes. Il s'agit de circuits logiques programmables et
effaables lectriquement (EEPLD : Electrically Erasable Programmable Logic Device).
La structure de base est la mme que celles des PAL mais dans laquelle les fusibles ont t remplacs
par des transistors MOS qui fonctionnent en commutation.

Les composants logiques programmables

Page n4/6

Lyce Eugne IONESCO

STI2D-SIN

3 - LES CPLD
Les CPLD (Complex Programmable Logic Device) sont composs de plusieurs GAL lmentaires relis
entre-eux par une zone dinterconnexion. Grce cette architecture, ils permettent datteindre des
vitesses de fonctionnement leves (plusieurs centaines de Mhz).

Ces circuits ont une capacit en nombre de


portes et en possibilits de configuration
trs suprieure celle des PAL ou des GAL.
Le nombre de portes peut varier entre 100
et 100 000 portes logiques et entre 16 et
1000 bascules voir plus.

4 - LES FPGA
Apparus il y a seulement quelques annes, les FPGA (Forecasting Programmable Gate Array) sont
constitus par de blocs logiques lmentaires (plusieurs milliers de portes) que lutilisateur peut
interconnecter, grce une matrice de routage (connexion) configurable, afin de raliser des fonctions
logiques trs complexes.

La puissance de ces circuits est telle quils


peuvent tre composs de plusieurs milliers
voire millions de portes logiques et de bascules.
Les dernires gnrations de FPGA intgrent
mme de la mmoire vive (RAM).
Llectronique actuelle soriente de plus en plus
vers la mise en uvre de ce type de CI dans les
objets techniques modernes.

Les composants logiques programmables

Page n5/6

Lyce Eugne IONESCO

STI2D-SIN

5 - LA PROGRAMMATION DES CIRCUITS LOGIQUES PAL OU GAL


La programmation d'un circuit logique programmable de type PAL ou GAL ncessite un fichier
standardis au format JEDEC (Nom de fichier .JED) qui correspond la table des fusibles (masques) du
composant programmer. Plusieurs solutions sont possibles pour obtenir le fichier JEDEC. Elles
dpendent essentiellement de loutil de dveloppement utilis.
Equations logiques
Logigrammes
Langage VHDL
Langage ABEL

COMPILATEUR
(Programme Traducteur)

Fichier objet JEDEC utilis pour


raliser la programmation du
PLD

Le format international JEDEC est un standard de programmation trs rpandu qui est accept par la
plupart des programmateurs de PLD.

Les composants logiques programmables

Page n6/6