Plan du cours

Introduction

Architectures des ordinateurs et Caractéristiques d’une mémoire

microprocesseurs Types de mémoires à semi conducteurs

Hiérarchie des mémoires

Chapitre 2 : Mémoires Mémoire centrale

Manel Abdelhedi

2 Chapitre 2 : Mémoires MC1

Introduction
Introduction C’est quoi une mémoire ?
Avec une bascule c’est possible de mémoriser une information Une mémoire est un dispositif capable :
D’enregistrer une information,
sur 1 seul bit. De la conserver ( mémoriser )
et de la restituer ( possible de la lire ou la récupérer par la suite).
Avec un registre c’est possible de mémoriser une information
Exemple de mémoire :
sur n bits. La mémoire centrale
Un disque dur
Si on veut mémoriser une information de taille importante Une disquette
Un flash disque
il faut utiliser une mémoire . …………..
La mémoire peut être dans le processeur ( des registres),
interne (mémoire centrale ou principale) ou externe (mémoire
secondaire ).

3 Chapitre 2 : Mémoires MC1 4 Chapitre 2 : Mémoires MC1

Introduction
Classification des mémoires Plan du cours
Les mémoires peuvent êtres classées en trois catégories selon la Introduction
technologie utilisée :
Caractéristiques d’une mémoire
Mémoire à semi-conducteur (ROM, RAM,…..) : rapide mais de taille
Types de mémoires à semi conducteurs
réduite.

Mémoire magnétique ( disque dur, disquette,…) : moins rapide mais Hiérarchie des mémoires
stock un volume d’informations très grand.
Mémoire centrale
Mémoire optique ( DVD, CD-ROM,…).

5 Chapitre 2 : Mémoires MC1 6 Chapitre 2 : Mémoires MC1

Caractéristiques d’une mémoire Caractéristiques d’une mémoire

Capacité d’une mémoire Temps d’accès
La capacité d’une mémoire est le nombre d’informations C’est le temps qui s’écoule entre le lancement d’une opération
qu’on peut enregistrer ( mémoriser ) dans cette mémoire. de lecture/écriture et son accomplissement.

La capacité peut s’exprimer en :
Bit : C’est l’élément de base pour la représentation de
l’information
Octet : 1 Octet = 8 bits
kilo-octet : 1 KO =1024 octets = 210 octets
Méga-octet : 1 MO = 1024 KO = 220 octets
Giga-octet : 1 GO =1024 MO = 230 octets
Téra-octet : 1To = 1024 Go =240 octets
Par exemple pour l’opération de lecture, le temps d’accès est
le temps qui sépare la demande de la lecture et la
disponibilité de l’information.
Le temps d’accès est un critère important pour déterminer les
performances d’une mémoire ainsi que les performances d’un
ordinateur.

7 Chapitre 2 : Mémoires MC1 8 Chapitre 2 : Mémoires MC1

Caractéristiques d’une mémoire
Temps de cycle, Débit
Le temps de cycle représente l’intervalle minimum qui
doit séparer deux demandes successives de lecture ou
d’écriture.
Le débit représente le nombre d’informations lues ou
écrites par seconde.
Caractéristiques d’une mémoire
Volatilité
La volatilité caractérise la permanence des informations
dans la mémoire.
L’information stockée est volatile si elle risque d’être
altérée par un défaut d’alimentation électrique et non
volatile dans le cas contraire.

9 Chapitre 2 : Mémoires MC1 10 Chapitre 2 : Mémoires MC1

Plan du cours Types de mémoires à semi conducteurs

Introduction Deux grandes familles :
Mémoires mortes : ROM (Read Only Memory) non
Caractéristiques d’une mémoire volatiles
Leur contenu est fixe (ou presque).
Types de mémoires à semi conducteurs Conservé en permanence.
Mémoires vives : RAM (Random Access Memory ) volatiles
Hiérarchie des mémoires
Leur contenu est modifiable.
Mémoire centrale Perte des informations en cas de coupure d’alimentation.

11 Chapitre 2 : Mémoires MC1 12 Chapitre 2 : Mémoires MC1

Types de mémoires à semi conducteurs Types de mémoires à semi conducteurs
Les mémoires mortes ROM Les mémoires vives RAM
ROM : programmée par le fabricant et son contenu ne peut Deux grandes familles de RAM:
plus être ni modifié, ni effacé par l’utilisateur. Les RAM statiques : SRAM (Static RAM)
Premier type de mémoire morte, on a gardé son nom pour toute Le bit mémoire est composé d’une bascule.
cette famille. Chaque bascule contient entre 4 et 6 transistors
PROM (Programmable ROM) : mémoire programmable une
seule fois par l’utilisateur.
EPROM (Erasable Programmable ROM) : mémoire
reprogrammable via des ultra-violets.

EEPROM (Electically EPROM) : mémoire reprogrammable

électriquement.
La mémoire flash est basée sur le principe de EEPROM.
13 Chapitre 2 : Mémoires MC1 14 Chapitre 2 : Mémoires MC1

Types de mémoires à semi conducteurs Types de mémoires à semi conducteurs

Les mémoires vives RAM Les mémoires vives RAM
Deux grandes familles de RAM: Les DRAM permettent une grande densité d’intégration
(une cellule mémoire occupe 4 fois moins de transistors que
Les RAM dynamiques : DRAM (Dynamic RAM) celle d’une SRAM).
L’information est mémorisée sous la forme d’une charge électrique
stockée dans un condensateur
Peu coûteuse.

Nécessite un rafraîchissement périodique de l’information à

cause du décharge du condensateur.
Moins rapide que les SRAM.

Les DRAM sont utilisées pour la mémoire centrale.

Les SRAM sont utilisées pour des mémoires de petite taille
comme les registres.

15 Chapitre 2 : Mémoires MC1 16 Chapitre 2 : Mémoires MC1

Plan du cours Hiérarchie des mémoires
Dans un ordinateur, plusieurs niveaux de mémoires
Introduction

Caractéristiques d’une mémoire

Types de mémoires à semi conducteurs

Hiérarchie des mémoires

Mémoire centrale

17 Chapitre 2 : Mémoires MC1 18 Chapitre 2 : Mémoires MC1

Hiérarchie des mémoires Plan du cours

Registres : se trouvent intégrés dans le CPU.
Introduction
Peu nombreux dans un CPU.
Très rapide. Caractéristiques d’une mémoire
Mémoire cache : mémoire intermédiaire entre le processeur et la
mémoire centrale. Types de mémoires à semi conducteurs
Elle contient les informations les plus utilisées par le CPU ce qui permet
de faire moins d’accès à la mémoire centrale. Hiérarchie des mémoires
Elle est rapide et de faible capacité.
Mémoire centrale : l’organe principal de rangement des Mémoire centrale
informations utilisées par le processeur.
Mémoire de masse : est une mémoire de grande capacité utilisée
pour le stockage permanent.
Exemples : disque dur, CD, DVD.

19 Chapitre 2 : Mémoires MC1 20 Chapitre 2 : Mémoires MC1

Mémoire centrale Mémoire centrale
Définition Vue logique de la mémoire centrale
La mémoire centrale (MC) ou principale représente l’espace de La mémoire centrale peut être vue comme un large vecteur
travail de l’ordinateur. ( tableau) de mots ou octets.
C’est l’organe principal de rangement des informations utilisées par Adresses mot mémoire
Un mot mémoire stocke une
le processeur. information sur n bits.
Dans un ordinateur pour exécuter un programme il faut le charger
Un mot mémoire contient plusieurs
dans la mémoire centrale.
cellules (cases) mémoire.
Le temps d’accès à la mémoire centrale et sa capacité sont deux
Une cellule mémoire stock 1 seul
éléments qui influent sur le temps d’exécution d’un programme Mémoire
bit .
( performance d’un ordinateur ).

21 Chapitre 2 : Mémoires MC1 22 Chapitre 2 : Mémoires MC1

Mémoire centrale Mémoire centrale

Vue logique de la mémoire centrale Structure physique de la mémoire centrale
Chaque mot mémoire possède sa propre adresse. RA (Registre adresse de la R /W CS

Une adresse est un numéro unique qui permet d’accéder à un mémoire ) : ce registre stock
D

mot mémoire. l’adresse du mot à lire ou à E

C

Bus d’adresse R O

écrire . A
D
Structure
Les adresses sont séquentielles ( consécutives ). E
U interne
R
RM ( Registre Mot ) : stock
La taille de l’adresse ( le nombre de bits ) dépend de la taille du E

bus d’adresse. l’information lue à partir de la

mémoire ou l’information à
RM
écrire dans la mémoire.
Bus de données

23 Chapitre 2 : Mémoires MC1 24 Chapitre 2 : Mémoires MC1

Mémoire centrale
Structure physique de la mémoire centrale
Décodeur : permet de sélectionner un mot mémoire.
R/W : commande de lecture/écriture, cette commande permet de
lire ou d’écrire dans la mémoire ( si R/W =1 alors lecture sinon
écriture )
CS (Chip select) : commande en logique négative permet de
sélectionner (activer) le circuit (si CS = 0 le circuit est
sélectionné).
Mémoire centrale
Structure physique de la mémoire centrale
Une opération de lecture ou d’écriture de la mémoire suit le
cycle suivant :
Sélection de l’adresse.
Choix de l’opération à effectuer ( R/W )
Sélection de la mémoire ( CS = 0 )

Bus d’adresses de taille k bits Lecture ou écriture de la donnée

Bus de données de taille n bits

25 Chapitre 2 : Mémoires MC1 26 Chapitre 2 : Mémoires MC1

Structure physique de la mémoire centrale Structure physique de la mémoire central

Sélection de l’adresse
Lorsque une adresse est chargée dans le registre RA,
le décodeur va recevoir la même information que celle du RA.
A la sortie du décodeur nous allons avoir une seule sortie qui
est active Cette sortie va nous permettre de sélectionner un
seul mot mémoire.
Lecture de la mémoire
Pour lire une information en mémoire centrale il faut effectuer
les opérations suivantes :
Charger dans le registre RA l’adresse du mot mémoire à lire.
Lancer la commande de lecture ( R /W =1)

L’information est disponible dans le registre RM au bout d’un certain

temps ( temps d’accès)

27 Chapitre 2 : Mémoires MC1 28 Chapitre 2 : Mémoires MC1

Structure physique de la mémoire central Mémoire centrale
Ecriture en mémoire Capacité de la mémoire
Pour écrire une information en mémoire centrale il faut Soit k la taille du bus d’adresses ( taille du registre RA)
effectuer les opérations suivantes : Soit n la taille du bus de données ( taille du registre RM ou la
Charger dans le registre RA l’adresse du mot où se fera l’écriture. taille d’un mot mémoire )
Placer dans le registre RM l’information à écrire.
On peut exprimer la capacité de la mémoire centrale soit en
Lancer la commande d’écriture ( R /W = 0 ) pour transférer le contenu du
nombre de mots mémoire ou en bits ( octets, kilo-octets,….)
RM dans la mémoire .
La capacité = 2k Mots mémoire

La capacité = 2k * n Bits

29 Chapitre 2 : Mémoires MC1 30 Chapitre 2 : Mémoires MC1

Mémoire centrale Mémoire centrale

Capacité de la mémoire Organisation des données
Exemple : La taille minimum d’une donnée stockée en mémoire est
habituellement 1 octet.
Soit dans une mémoire la taille du bus d’adresses k =14 et la Les données ayant plusieurs octets peuvent être stockées de 2
taille du bus de données n=4. Calculer la capacité de cette façons :
mémoire ? Little endian : l’octet le moins significatif est placé à la plus
petite adresse dans la mémoire.
C=214 = 16384 mots mémoires de 4 bits o Exemple : Intel x86.
C= 214 * 4 = 8 Ko
Big endian : l’octet le plus significatif est placé à la plus
petite adresse dans la mémoire
o Exemple : Motorola 68000.

31 Chapitre 2 : Mémoires MC1 32 Chapitre 2 : Mémoires MC1

Mémoire centrale Mémoire centrale
Organisation des données Conception des mémoires centrales
Soit CDAB8967h une valeur hexadécimal codé sur 32 bits. Problème : On veut réaliser une mémoire de capacité C, mais
Soit une mémoire organisée en mots de 8 bits, et on veut
sauvegarder cette valeur en mémoire à partir de l’adresse 00h. nous disposons uniquement de boîtiers ( des circuits ) de taille
inférieur ?

m’
Boîtier
Capacité
? Mémoire
C’
m
Capacité C

n’

33 Chapitre 2 : Mémoires MC1 34 Chapitre 2 : Mémoires MC1

Mémoire centrale Mémoire centrale

Conception des mémoires centrales Conception des mémoires centrales
Solution Solution
Soit M une mémoire de capacité C , tel que m est le nombre de P : permet de déterminer le nombre de boîtiers M’ nécessaire
mot et n la taille d’un mot. pour obtenir le nombre de mots de la mémoire M ( extension
Soit M’ un boîtier de capacité C’ , tel que m’ le nombre de mot lignes ).
et n’ la taille d’un mot. Q : permet de déterminer le nombre de boîtier M’ nécessaire
On suppose que C > C’ ( m >= m’ , n >=n’) pour obtenir la taille de mot de la mémoire M ( extension mots
ou extension colonnes).
Quel est le nombre de boîtiers M’ nécessaire pour réaliser la
mémoire M ? P.Q donne le nombre totale de boîtiers nécessaire pour réaliser
la mémoire M.
Pour connaître le nombre de boîtiers nécessaire, il faut calculer
les deux facteurs suivants :
P =m/m’
Q=n/n’
35 Chapitre 2 : Mémoires MC1 36 Chapitre 2 : Mémoires MC1
Mémoire centrale Mémoire centrale
Conception des mémoires centrales Conception des mémoires centrales
Solution Exemple 1
Pour sélectionner les boîtiers on utilise les bits de poids forts Réaliser une mémoire de 1Ko ( la taille d’un mot est de 8 bits)
d’adresses. Si P est le facteur d’extension lignes alors on prend en utilisant des boîtiers de taille 256 mots de 8 bits ?
k’ bits tel que P=2k’. Solution :
Les autres bits d’adresses restants sont utilisés pour sélectionner (m,n)=(1024,8) taille du bus d’adresses est de 10 bits A90(A9…A0), taille
un mot dans un boîtier. du bus de données est de 8 bits D70(D7….D0)
(m’,n’)=(256,8) taille du bus d’adresses est de 8 bits (A7’…A0’), taille du
bus de données est de 8 bits (D7’….D0’)
Calculer les deux facteurs d’extension lignes et colonnes :
P = m/m’ =1024/256=4 ( extension lignes )
Q = n/n’ = 8/8=1 (extension colonnes)
Le nombre totale de boîtiers P.Q=4

37 Chapitre 2 : Mémoires MC1 38 Chapitre 2 : Mémoires MC1

R/W
Mémoire centrale
CS

D70
Conception des mémoires centrales
D7 0
8 bits
Exemple 2
On veut réaliser une mémoire de 1Ko ( la taille d’un mot est de
CS
16 bits) en utilisant des boîtiers de taille 512 mots de 4 bits ) ?
A98
Solution :
D70
(m,n) = (512,16) taille du bus d’adresses est de 9 bits (A8…A0),
taille de bus de données est du 16 bits (D15….D0).
CS

(m’,n’) = (512,4) taille du bus d’adresses est de 9 bits

D70
(A8’…A0’), taille de bus de données est du 4 bits
(D3’….D0’).
CS P=512/512=1 ( extension lignes )
Q=16/4=4 (extension colonnes)
A70
8 bits Le nombre totale de boîtiers P.Q=4
D70

39 Chapitre 2 : Mémoires MC1 40 Chapitre 2 : Mémoires MC1

 Mémoire centrale
Conception des mémoires centrales
D150
R/W
Exemple 3
On veut réaliser une mémoire de 1Ko ( la taille d’un mot est de
CS CS CS CS
8 bits) en utilisant des boîtiers de taille 256 mots de 4 bits ?
Solution :
(m,n)=(1024,8) taille du bus d’adresses est de 10 bits (A9…A0), taille
du bus de données est de 8 bits (D7….D0)
D1512 D118 D74 D30
(m’,n’)=(256,4) taille du bus d’adresses est de 8 bits (A7…A0), taille
du bus de données est de 4 bits (D3….D0)
P=1024/256=4 ( extension lignes )
Q=8/4=2 (extension colonnes)
A80 9 bits Le nombre totale de boîtiers P.Q=8

41 Chapitre 2 : Mémoires MC1 42 Chapitre 2 : Mémoires MC1

R/W
Mémoire centrale
CS CS

D70 Conception des mémoires centrales

D74 D30 8 bits Exercice
CS
CS
Réaliser une mémoire de 12Ko ( la taille d’un mot est de 12
A98

D30
bits) en utilisant des boîtiers de taille 2048 mots (de 4 bits ) ?
D74

CS CS

D74 D30

CS CS

A70
8 bits
D74 D30

43 Chapitre 2 : Mémoires MC1 44 Chapitre 2 : Mémoires MC1