Cours

Architecture des équipements

Dr.Aye Mint Mohamed Mostapha Année Universitaire 2019-2020

1
 Chapitre 3 : Représentation des nombres

1. Objectifs

• Comment représenter les nombres négatifs dans la machine.

• Comment représenter les nombres réels dans la machine.

2. Représentation des entiers signés

Un nombre signé binaire comprend un signe et une information de grandeur. Le signe détermine s’il
s’agit d’un nombre positif ou négatif tandis que la grandeur détermine sa valeur. Il existe trois notation
pour représenter les nombres entiers signés en binaire : notation signe/valeur absolue, notation en
complément à 1 et notation en complément à 2.

Bit de Signe
Dans un nombre binaire signé, le bit situé le plus à gauche est le bit de signe, qui indique si le nombre
est positif ou négatif. Un bit de signe 0 désigne un nombre positif et un bit de signe 1 désigne un
nombre négatif.

2.1 Notation signe/valeur absolue

Dans cette notation un nombre négatif possède les mêmes bits de grandeur que son nombre positif
correspondant mais comporte un bit de signe de 1 au lieu de 0.

Exemple : Nombres binaires signé sur 4 bits

5 = 0101 tandis que -5 = 1101 (la seule différence est le bit de signe)
Le tableau ci-dessous résume les nombres binaires signés sur 4 bits (1 bit de signe et 3 bits de grandeur).

Nombre binaire signé

Nombre décimal
Bit de signe Bits de grandeur
7 0 1 1 1
6 0 1 1 0
5 0 1 0 1
4 0 1 0 0
3 0 0 1 1
2 0 0 1 0
1 0 0 0 1
0 0 0 0 0
-1 1 0 0 1
-2 1 0 1 0
-3 1 0 1 1
-4 1 1 0 0
-5 1 1 0 1
-6 1 1 1 0
-7 1 1 1 1

2
2.2 Notation en complément à 1

Dans cette notation les nombres négatifs deviennent les compléments à 1 de leurs nombres positifs
correspondants. Le complément à 1 est obtenu par l’inversion de tous les bits 0 vers 1 et 1 vers 0.

Exemple : Nombres binaires signé sur 4 bits

5 = 0101 tandis que -5 = 1010 (Tous les bits sont modifiés 0 vers 1 et 1 vers 0)

Nombre binaire signé

Nombre décimal
Bit de signe Bits de grandeur
7 0 1 1 1
6 0 1 1 0
5 0 1 0 1
4 0 1 0 0
3 0 0 1 1
2 0 0 1 0
1 0 0 0 1
0 0 0 0 0
-1 1 1 1 0
-2 1 1 0 1
-3 1 1 0 0
-4 1 0 1 1
-5 1 0 1 0
-6 1 0 0 1
-7 1 0 0 0

Le tableau ci-dessus résume les nombres binaires signés sur 4 bits, en notation complément à 1.

2.3 Notation en complément à 2

Dans cette notation les nombres négatifs deviennent les compléments à 2 des nombres positifs
correspondants. Le complément à 2 est obtenu par l’addition de 1 au complément à 1.

Exemple : Nombres binaires signé sur 4 bits

5=0101;

complément à 1 de 5 = 1010 ;
complément à 2 de 5 égale 1011.

Donc -5 = 1011.

3
 Nombre binaire signé
Nombre décimal
Bit de signe Bits de grandeur
7 0 1 1 1
6 0 1 1 0
5 0 1 0 1
4 0 1 0 0
3 0 0 1 1
2 0 0 1 0
1 0 0 0 1
0 0 0 0 0
-1 1 1 1 1
-2 1 1 1 0
-3 1 1 0 1
-4 1 1 0 0
-5 1 0 1 1
-6 1 0 1 0
-7 1 0 0 1
-8 1 0 0 0

Notes que dans cette notation on peut exprimer -8 sur 4 bits, ce qui n’était pas possible avec les
deux précédentes notations.
Pour les nombres signés en compléments à 2, l’échelle des valeurs pour des nombres possédant
une quantité de n bits est :
De - 2n-1 À + (2n-1 – 1)
Avec 4 bits l’échelle est de - 23 =-8 À + (23-1) = +7.
=
Avec 8 bits l’échelle est de -27 =-128 À + (27-1) +127.
La valeur décimale d’un nombre binaire signé sur n bit, en notation complément à 2, est la somme
des poids positionnels de chaque bit. Le poids du bit de signe est de -2n-1
Exemples :
Convertir en décimal les nombres binaires suivants signés en notation compléments à 2.
a) 01010110 b) 10101010

Solution

a) 01010110 = 0x(-27) + 1x26 + 0x25+1x24+0x23+1x22+1x21+0x20 = 0+64+0+16+0+4+2+0 = 86.

7 6 5 4 3 2 1 0
b) 10101010 = 1x(-2 ) + 0x2 + 1x2 +0x2 +1x2 +0x2 +1x2 +0x2 = -128+0+32+0+8+2 = -86.

4
Opérations Arithmétiques avec les nombres signés :

L’opération de base en arithmétique est l’opération de l’addition. L’opération de la soustraction

(addition d’un nombre positive et d’un autre nombre) est équivalente à l’addition du complément à 2
du nombre négatif. L’opération de la multiplication est équivalente à plusieurs opérations d’addition
successives, tandis que l’opération de la division est équivalente à plusieurs opérations de soustraction
successives.

Dans ce cours on va se limiter à l’opération de l’addition de deux nombres positifs ou négatives.

Les opérations se font avec les nombres signés sur 8 bits en notation complément à 2.

Cas de deux nombre positifs

Nombres décimaux Nombres binaires signés Cà2

+7 0 0 0 0 0 1 1 1
+4 0 0 0 0 0 1 0 0

=11 0 0 0 0 1 0 1 1

Le résultat est positive est exprime une valeur réelle (non complémentée).

Cas d’un nombre positif plus grand que le nombre négatif

Nombres décimaux Nombres binaires signés Cà2

15 0 0 0 0 1 1 1 1
-6 1 1 1 1 1 0 1 0
retenue
+9 1 0 0 0 0 1 0 0 1

La retenue finale est rejetée. La somme positive et exprime une valeur binaire réelle.

Cas d’un nombre négatif plus grand que le nombre positif

Nombres décimaux Nombres binaires signés Cà2

16 0 0 0 1 0 0 0 0
-24 1 1 1 0 1 0 0 0

-8 1 1 1 1 1 0 0 0

La somme est négative est s’exprime sous la forme de complément à 2.

Cas de deux nombre négatifs

Nombres décimaux Nombres binaires signés Cà2

-5 1 1 1 1 1 0 1 1
-9 1 1 1 1 0 1 1 1
retenue
-14 1 1 1 1 1 0 0 1 0

5
La retenue finale est toujours rejetée. La somme est négative et s’exprime en complément à 2.

3. Représentation des nombres réels

Un nombre réel est constitué de deux parties : la partie entière et la partie fractionnelle (les deux
parties sont séparées par une virgule )
Il existe deux méthodes pour représenter les nombre réel :

3 .1 Nombres à virgule fixe

Soit un nombre N tel que N= - 1010,1001(2). Le codage du nombre en virgule fixe consiste à définir la
position de la virgule selon un format donné, c’est-à-dire la taille de la partie entière ainsi que la taille
de partie fractionnaire. Les bits à gauche de la virgule représentent la partie entière signée du nombre
tandis que la partie droite représente la parie fractionnaire. Dans l’exemple ci-dessous, la partie entière
signée est sur 8 bits et la partie fractionnaire sur 8 bits

1 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0
signe Partie entière Partie fractionnaire

Exemple :
Représenter le nombre réel ( -6.125 ) en format virgule fixe (1 bit de signe, 8 bit pour la partie
entière et 7 bits pour la partie fractionnaire.

Solution :
Il faut d’abord convertir le nombre en binaire pour pouvoir le représenter en machine.
On a : -6.125(10)= - 110,001(2).On représente donc le nombre selon le format indiqué. On obtient
donc : 1|00000110|0010000

3.2 Nombres à virgule flottante

Les nombres à virgule flottante (nombres flottants) (floating-point numbers), sont en général des
nombres non entiers dont on écrit les chiffres uniquement après la virgule et auquel on ajoute un
exposant pour préciser de combien de positions la virgule doit être déplacées.

Par exemple en notation décimale, on écrira :

Le nombre 31, 41592 sous la forme : 0.3141592 * 102

Le nombre -0,01732 sous la forme : 0.1732 *10-1

En informatique, une norme s'est imposée pour la représentation des nombres flottants. C'est la
norme IEEE 754.

6
 ➢
La norme IEEE 754

L’IEEE 754 est un standard pour la représentation des nombres à virgule flottante en binaire. Il est le
plus employé actuellement pour le calcul des nombres à virgule flottante dans le domaine
informatique .
La norme IEEE 754 standardise plusieurs formats de représentation des nombres en virgule flottante
dont la simple précision codée sur 32 bits et la double précision codée sur 64 bits.

Un nombre flottant est toujours représenté par un triplet (S,E,M)

1. La première composante S détermine le signe du nombre représenté

2. la deuxième E désigne l'exposant
3. la troisième M désigne la mantisse ( les bits situés après la virgule)

Ainsi le codage se fait sous la forme suivante :

IEEE 754 Simple précision :

En représentation à virgule flottante simple précision 32 bits:

Le bit le plus significatif est le bit de signe (S), avec 0 pour les nombres positifs et 1 pour les nombres
négatifs.
Les 8 bits suivants représentent l'exposant (E).
Les 23 bits restants représentent la mantisse ( M).

Signe ( 1 bit) Exposant ( 8 bits) Mantisse ( 23 bits)

IEEE 754 Doubles précisions :

Le schéma de représentation pour la double précision 64 bits est similaire à la simple précision 32 bits:

Le bit le plus significatif est le bit de signe (S), avec 0 pour les nombres positifs et 1 pour les nombres
négatifs.
Les 11 bits suivants représentent l'exposant (E).
Les 52 bits restants représentent la mantisse (M).

Signe ( 1 bit) Exposant ( 11 bits) Mantisse ( 52 bits)

7
Certaines conditions sont toutefois à respecter pour les exposants :

✓ L’exposant 00000000 est interdit

✓ L’exposant 11111111 est interdit. On s’en sert toutefois pour signaler les erreurs, on appelle
alors cette configuration NaN ( Not a Number)

✓ Il faut ajouter 127 à l’exposant ( cas de la simple précision) pour une conversion de décimal
vers un nombre réel binaire. Les exposants peuvent ainsi aller de -256 à 255.

La formule d’expression des nombres réels est ainsi la suivante :

N= (-1)s . 2 (E-127) . 1,M

Remarque : Le 127 du (E-127) vient de 2nbre bit de l’exposant -1 – 1

Pour la double précision

N= (-1)s . 2 (E-1023) . 1,M

Exemple 1 : Trouver la représentation IEEE 754 simple précision du nombre

(35.5)10 Le nombre est positif S=0

(35.5)10 = ( 100011.1)2 ……. Virgule fixe

= 1.000111 * 2 5 ...... Virgule flottante ( M=000111)

Exposant : E-127 = 5 E= 132 = ( 10000100)2
Donc

0 10000100 00011100000000000000000

S E M

Exemple 2: Trouver la représentation IEEE 754 simple précision du nombre

(-525.5)10
Le nombre est négatif S=1
(525.5)10 = (1000001101.1)2 ……. Virgule fixe

= 1.0000011011* 2 9 ..... Virgule flottante ( M= 0000011011)

Exposant : E-127 = 9 E= 136 = (10001000)2
Donc

1 10001000 00000110110000000000000

S E M

8
Exemple 3 : Trouver la représentation IEEE 754 double précision du nombre
(0.75)10
Le nombre est négatif S=1

(–0.75) = 0.112 …..Virgule fixe

= 1.12 × 2–1…..Virgule flottante (M= 1000…002)

Exposant : E-1023 = -1 E= 1022 = 011111111102

Donc

1 01111111110 1000…000000000000002

S E M

Exemple 4 : trouver le nombre flottant ayant la représentation IEEE754 suivante :

0 10000001 11100000000000000000000

S E M

S =0 Le nombre est positif

E = ( 10000001)2 = 129 E-127 = 129 -127 =2

1.M = 1.111
1.111 * 2 2 = (111,1)2 = (7.5)10

9
 Chapitre4: Circuits combinatoires et Séquentiels

1. Objectifs

• Etudier les principaux circuits logiques combinatoires utilisés dans les systèmes numériques
(tels que : les circuits arithmétiques, les codeurs, les décodeurs, …)
• Traiter en détails les systèmes séquentiels.
• Comprendre les bascules.

2. Circuits combinatoires
Un circuit est combinatoire quand ses sorties ne dépendent que de ses entrées et non pas aussi de ses
états antérieurs: à chaque combinaison des variables d’entrée correspond toujours une seule
combinaison des fonctions de sortie, et toujours la même; il n’ya pas de rebouclage des sorties vers les
entrées.

2.1 Codeur

Le codeur convertit une information, comme un nombre décimal ou une lettre de l’alphabet, en un code binaire.
Il dispose de N entrées, dont une seule est active à la fois, et de n sorties, tel que N ≤ 2n (nombre des codes
possible avec n sorties).

Un codeur à 8 entrées de E0 à E7 disposait de 3 sorties de S0 à S2. On ajoutera une sorties supplémentaire Gs

d’activation d’une entrée.

10
 E7 E6 E5 E4 E3 E2 E1 E0

S0

S1

S2

Gs

Codeur 8 entrées, 3 sorties et une sortie d’activation d’une entrée

2.2 Décodeur

La fonction de base d’un décodeur est de détecter la présence d’une combinaison spécifique de
bits (code). Un décodeur comporte 2n sorties pour n entrées.

Décodeur 2 entrées vers 4 sorties

Entrées Sorties
E1 E0 S3 S2 S1 S0
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0

Table de vérité

L’équation de la forme canonique :

11
Ci-dessous le schéma du circuit du décodeur.
E1 E0

S0

S1

S2

S3

2.3 Multiplexeur

Un multiplexeur est un circuit permettant d’acheminer les informations numériques de plusieurs

sources sur une seule ligne (une sortie), grâce à plusieurs entrées de sélection. Si N est le nombre des
entrées des données, n est le nombre des entrées de sélection, tel que 2n-1 < N ≤ 2n.
Multiplexeur 4 vers 1 : Un multiplexeur à 4 entrées de données possède 2 entrées de sélection

L’entité d’un circuit est sa vue externe : les entrées et les sorties.

12
La table de vérité ci-dessous montre la valeur de sortie en fonction du code présent sur les entrées de
sélection.

Entrées de sélection Sortie

S1 S0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3

La forme canonique de la sorties en fonction des entrées : Y = D0S 0S1 + D1S 0S1+ D2S 0S1 + D3S 0S1
D0

D1

D2

D3

S1 S0
Multiplexeur 4 vers 1 (architecture)
L’architecture d’un circuit est sa vue interne : la relation entre les sorties et les entrées.

1.4 Démultiplexeur

Un démultiplexeur effectue l’opération inverse d’un multiplexeur. Il prend les entrées reçues en série
sur une seule ligne (une entrée) et les distribue à plusieurs lignes de sorties, en fonction des entrées de
sélection. Si N est le nombre des sorties, n est le nombre des entrées de sélection, tel que 2n-1 < N ≤ 2n.
Une démultiplexeur 1 vers 4, possède 1 entrée de données, 4 sorties et 2 entrées de sélection.

13
La table de vérité ci-dessous montre les valeurs de sorties en fonction du code présent sur les entrées
de sélection.

Entrées de sélection Sorties

S1 S0 Y0 Y1 Y2 Y3
0 0 E 0 0 0
0 1 0 E 0 0
1 0 0 0 E 0
1 1 0 0 0 E

La forme canonique des sorties en fonction des entrées :

1.5 Demi additionneur

Un demi additionneur additionne deux bits et produit une somme et une retenue à sa sortie.

14
A partir de la table de vérité, on en déduit la forme canonique des sorties en fonction des entrées :

∑=A⊕B
C=A.B
Circuit logique du demi additionneur
A
Somme
B

Demi additionneur

1.6 Additionneur complet

Un additionneur complet prend deux bits d’entrée et une retenue d’entrée et produit une sortie de
somme et une sortie de retenue.
A
Σ

B Full Adder
C1

C0

Entité d’un additionneur complet

15
 Table de vérité d’un additionneur complet

La forme canonique des sorties après simplification :

∑=A⊕B⊕C0 .

C1 =C0(A⊕B)+A.B

Le circuit logique de l’additionneur complet est ci-dessous.

A
Somme
B

C0

C1

Additionneur complet

16
 3. Circuits séquentielle

Dans un circuit combinatoire, une sortie est uniquement fonction des entrées. Par contre, dans un
circuit séquentiel, une sortie est une fonction des entrées mais aussi des sorties du circuit. Il y a
rebouclage (rétroaction) des sorties sur les entrées. Cela signifie qu’un circuit séquentiel garde la
mémoire des états passés. Il existe deux grandes catégories de circuit séquentiel :

• Le circuit séquentiel asynchrone : Les sorties du montage peuvent changer à tout moment dès
qu’une ou plusieurs entrées changent après un temps de propagation qui peut être différent pour
chaque sortie.

• Le circuit séquentiel synchrone : Le changement sur les sorties se produit après le changement
d’état (front montant ou descendant) d’un signal maître, l’horloge. Les entrées servent à
préparer le changement d’état, mais ne provoquent pas de changement des sorties. Tout
changement d’état interne du montage est synchronisé sur le front actif de l’horloge.

Les bascules sont les circuits logiques de base de la logique séquentielle, elles possèdent deux
sorties complémentaires Q et 𝑄̅ . On note Qn+1 la sortie à l’état actuel et Qn la sortie a l’état
précédent (mémorisée). Il existe des bascules asynchrones (sans horloge) et des bascules
synchrones (avec horloge).

17
 3.1 Bascules asynchrones
3.1.1 Bascule RS

Une bascule RS comporte deux entrées : Une entrée R (Reset) de mise à zéro et une entrée
S (Set) de mise à un. Schématisé sous la forme suivante :

Son fonctionnement se résume ainsi :

R S Qn+1 Etat
0 0 Qn maintient (état mémoire)
0 1 1 mise à 1
1 0 0 mise à 0
1 1 ∅ indeterminé (cas interdit)

La table de vérité est donc :

R S Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 ∅
1 1 1 ∅

NB : L’état R=S=1 est un état interdit puisqu’il nous donne le deux sorties complémentaires Q et
̅ ̅ au même état ce qui n’est pas logique.
𝑄

Les équations logiques correspondant,

– En utilisant les mintermes :

18
 Qn+1 = G1 + G2 = S + R · ̅̅̅̅
𝑄𝑛

Le logigramme avec uniquement les portes NOR :

3.1.2 Bascule JK

Contrairement à la bascule RS, la condition J=K=1, ne donne pas lieu à une condition
indéterminée, mais par contre la bascule passe à l’état opposé. Son fonctionnement est défini par
la table suivante:

Sa table de vérité est alors :

19
L’´equation logique simplifi´ee par le tableau de Karnaugh en prenant les 1 :

Qn+1 = G1 + G2 = J · Qn + K · Qn

Le logigramme utilisant seulement les portes NAND :

3.1.3 Bascule D

La bascule D posséde une seule entrée. Son principe de fonctionnement est donné par les tables
suivantes :

20
Le logigramme correspondant :

Qn+1 = D · (Qn + Qn) = D · Qn + D · Qn

Par identification à l’équation de la bascule JK :

J =D
Qn+1 = J · Qn + K · Qn ̅
K=𝐷

21
Par suite, le schéma logique de la bascule D est le suivant :

3.1.4 Bascule T
La bascule T tire son nom du terme anglais ’toggle’. Si son entrée T est active, elle
bascule à chaque impulsion d’horloge d’ou` son nom. Si son entrée T est inactive, elle
conserve son état , comme indiqué par la table de fonctionnement suivante :

L’équation caractéristique est :

Qn+1 = T · Qn + T · Qn = T ⊕ Qn

Par identification `a l’équation de la bascule JK, on obtient :

J=T
Qn+1 = J · Qn + K · Qn K=T

22
 Le logigramme de la bascule T est :

3.2 Horloge et bascules synchrones

3.2.1 Horloge

L’horloge génère des impulsions périodiques, qui se présentent sous forme de signaux
carrés ou rectangulaires.

Les bascules sont conçues pour changer d’´etat, soit sur front montant, soit sur front
descendant du signal d’horloge, et restent stables entre deux impulsions successives.
– Le passage du niveau bas (état 0) au niveau haut (état 1) est appelé: front montant ;
– Le passage du niveau haut au niveau bas est appelé : front descendant.
La représentation de l’entrée d’horloge et telle qu’illustrée par la figure suivante :

3.2.2 Bascule RS synchrone (RST ou RSH)

On rajoute une entrée d’horloge H (validation) à la bascule RS. Schématisé pour le cas front
montant sous la forme suivante :

23
 Pour son fonctionnement :
.
Si H=0 ∀R et ∀S ⇒ Qn+1 = Qn mémorisation (∀ quoi qu’il soit) ;
Si H=1 ⇒ retournement au fonctionnement normal de la bascule RS.

Son fonctionnement se résume ainsi :

H R S Qn+1 Etat
0 ∀ ∀ Qn maintient (mémorisation)
0 0 Qn maintient (mémorisation)
1 0 1 1 mise à 1
1 0 0 mise à 0
1 1 ∅ indeterminé (cas interdit)

Le logigramme correspondant :

3.2.3 Bascule JK synchrone (JKT ou JKH)

De même on peut avoir une bascule JK qui fonctionne avec un signal d’horloge. Pour
son fonctionnement :
.

Si H=0 ∀J et ∀K ⇒ Qn+1 = Qn mémorisation ;

Si H=1 ⇒ retournement au fonctionnement normal de la bascule JK.
Le logigramme de JKH utilisant seulement les portes NAND est le même que celui de
JK multiplié par l’entrée H, comme l’indique le schéma suivant :

24
3.2.4 Bascule D à verrou (D latch)

La bascule recopie l’entrée D en sortie Q quand l’horloge est active H = 1. Quand

l’horloge est inactive H = 0, la bascule garde l’´etat précédent. Sur niveau 1 (haut) on peut écrire

Le schéma logique de la bascule ’D latch’ a` partir d’une bascule JKH (utilisant les portes NAND
uniquement) est le suivant :

3.2.5 Bascule T synchrone

En rajoutant un signal d’horloge à la bascule T, la sortie bascule (change d’´etat) dans le cas
ou` l’horloge est active H = 1 ainsi que T = 1.
Le logigramme de la bascule T synchrone a` partir d’une bascule JKH (avec des portes NAND
uniquement) est :

25
 3.2.6 Synchronisation sur front et exemples de chrono- grammes

Les bascules synchrones sur front changent d’état uniquement sur un front du signal
d’horloge ; en dehors de ces fronts, elle fonctionne en mémoire.
Ce mode de fonctionnement protège d’´eventuels parasites sur les entrées car les entrées ne sont
prises en compte que pendant la durée d’un front, qui est très courte.

Exemple1 : Le chronogramme de fonctionnement d’une bascule RSH sur front montant, avec à
l’état initial Q = 0 est illustré par la figure suivante :

Exemple 2 : Le chronogramme suivant est un exemple de fonctionnement d’une bascule JKH sur
front descendant, avec au départ Q = 0 :

26
3.2.7 Registres
Un registre est un circuit séquentiel synchrone, constitué de n bascules permettant de stocker
temporairement un mot (une information) binaire de n bits dans l’objectif de son transfert dans un
autre circuit (pour affichage, mémorisation, traitement, etc.).

On distingue deux types de registres :

➢ Registre à décalage
➢ Registre de mémorisation

3.2.7.1 Registre à décalage

Un registre à décalage est un registre ayant la possibilité de décaler à droite ou à gauche ou
réversible son contenu.
Ce type de registre est principalement utilisé comme mémoire d’information dynamique ; la
fonction de décalage consiste de faire glisser l’information de chaque cellule élémentaire dans
une autre cellule élémentaire adjacente.
3.2.7.1.1 Registre à décalage à droite
Il est composé de n bascules interconnectées de façon à ce que l’état logique de la sortie Qi de la
ième bascule soit reproduit à la sortie Qi+1 de la (i+1)ème bascule quand un signal d’horloge est
appliqué à l’ensemble des bascules. Ce type de registre à décalage possède une seule entrée à
gauche Eg et n sorties (Q1, Q2,…, Qn).

27
 Exemple : Registre à décalage à droite formé de quatre bascules type D à front
montant.

• D4=Q3
• D3=Q2
• D2=Q1
• D1=Eg

3.2.7.1.2 Registre à décalage à gauche

Il est composé de n bascules interconnectées de façon à ce que l’état logique de la sortie Qi+1 de
la (i+1)ème bascule soit reproduit à la sortie Qi de la ième bascule quand un signal d’horloge est
appliqué à l’ensemble des bascules. Ce type de registre à décalage possède une seule entrée à
droite Ed et n sorties (Q1, Q2,…, Qn).

Exemple : Registre à décalage à gauche formé de quatre bascules type D à front montant.

28
 • D1=Q2
• D2=Q3
• D3=Q4
• D4 =Ed

3.2.7.2 Registre de mémorisation (Registre parallèle)

Un registre de mémorisation (ou registre de données) est un registre capable de réaliser la
fonction de mémorisation en emmagasinant une information binaire sous forme d’un mot de n
bits.
Voici un exemple de registre à n entrées parallèles (a0, a1,…, an-1) et à n sorties parallèles (s0,
s1,…, sn-1) construit avec des bascules de type D :

Examinons le fonctionnement de ce « registre » :

➢ C’est un registre parallèle à n bits :
➢ La ligne H fournit le signal d’horloge, et permet de charger les n bits
➢ La ligne w permet de lire l’information sur n bits
✓ Lorsque w= 0 on a (s0=0, s1=0, sn-1=0)
✓ Lorsque w = 1 on a (s0= Q0, s1= Q1, …, sn-1= Qn-1)

29
30