Architecture Matérielle

des
Ordinateurs
Seconde Partie : Entrées/Sorties

©Theoris 2004-2016
 Plan

⚫ Le calculateur numérique

⚫ Les Entrées - Sorties

⚫ Notions d’assembleur

⚫ Architectures évoluées

© T. Joubert 2004-2016 2
Plan de la seconde partie

◆ Entrées / Sorties
◆ Interruptions
◆ Bus d’extension
◆ Disque Dur
◆ Bus externes
◆ Interface Utilisateur
 Entrées-Sorties…
⚫ De la CPU…

© T. Joubert 2004-2016 ⚫ … à l’ordinateur 4

 Dialogue avec l’extérieur
⚫ Persistance
❖ Programmes, paramètres
❖ Données numériques

⚫ Interfaces de commande
❖ Entrées/sorties numériques ou analogiques
❖ Echantillonnage

⚫ Dialogue Utilisateur
❖ Clavier, souris
❖ Ecran, imprimante, GPU, etc.
© T. Joubert 2004-2016 5
 Principe général
⚫ Pour l’UC : Périphérique = Zone Mémoire
❖ Contrôleurs dédiés à l’interfaçage
❖ Adresses définies par construction ou
paramétrées dynamiquement
❖ Echanges à travers le Bus

Périphériques

Unité bus
Centrale Mémoire

© T. Joubert 2004-2016 6
 Accès par polling
⚫ Les périphériques sont beaucoup plus
lents que l’UC
⚫ Il est nécessaire le scruter les registres
régulièrement pour savoir ce qui s’est
passé (boucle de polling)
❖ Cette scrutation se fait au dépend des
traitements fonctionnels
❖ La réactivité dépend de la période de
polling

© T. Joubert 2004-2016 7
 Mécanismes dédiés

⚫ Interruptions matérielles
❖ Appel prioritaire à l’UC
❖ Mécanisme de déroutement du programme en
cours
❖ Dédié aux traitements asynchrones

⚫ Accès direct à la mémoire (DMA)

❖ Transfert de données sans passer par l’UC
❖ Bien adapté aux périphériques fonctionnant par
blocs (Disques, affichage, etc… ).

© T. Joubert 2004-2016 8
 CPU et asynchronisme

⚫ Par essence un processeur ne sait effectuer que des

traitements séquentiels (modèle de Von Neumann)

⚫ Malheureusement, les événements sont asynchrones

et les données provenant de l’extérieur ne sont pas
toujours disponibles en permanence

⚫ On a rajouté une capacité de réaction asynchrone au

processeur par le biais des interruptions

© T. Joubert 2004-2016 9
 Interruptions matérielles
⚫ Mécanisme intégré à l’UC permettant de dérouter
l’exécution d’un programme lors de l’apparition
d’un signal déterminé

IC = vecteur N
IT
Prgm
.
. ISR - N
. .
.
Périph.
UC Bus données
iret
?

N° IT = N

© T. Joubert 2004-2016 10
 Interruptions PC
⚫ Architecture matérielle des interruptions dans
l’architecture PC-AT :
❖ Broche INTR des interruptions masquables de l’UC
❖ Deux contrôleurs d’interruptions 8259 en cascade →15 niveaux d’IT

IRQ0 Horloge
Clavier
IRQn
PIC 8259 IRQ2
Master COM2
. COM1
.
.
µP INT Disquette
x86 IRQ7 LPT

INTA IRQ0 RTC

IF = 1 INTR PIC 8259

Slave .
.
.
.
.
INT Souris PS2
IDE1
IRQ7 IDE2

© T. Joubert 2004-2016 11
 Séquence d’interruption
⚫ Etapes d’une prise en compte d’interruption dans
le cas d’une architecture PC :

1. Le périphérique lève son niveau IRQn

2. Le PIC correspondant lève son niveau IRQ
3. L’UC prend en compte le niveau INTR à la fin de l’instruction
en cours
4. Si IF=1 l’interruption est acceptée et le signal INTA passe à 0
pendant deux cycles
5. Le PIC place le numéro de l’IRQ (n) sur le bus de données
6. L’UC lit le numéro et trouve l’adresse de la routine dans une
table des vecteurs d’interruptions
7. L’UC sauvegarde les registres sur la pile et place IF à 0
8. L’UC charge le vecteur dans IP et exécute la routine jusqu’à
l’instruction IRET
9. L’UC restore les registres depuis la pile, place IF à 1 et le
programme reprend son cours

© T. Joubert 2004-2016 12
 Accès DMA
⚫ Mécanisme permettant à un périphérique de récupérer
des informations depuis la mémoire sans qu’elles ne
passent par l’UC :
❖ Mise en œuvre d’un composant dédié

Périph.

Contrôleur
UC Bus de données
DMA Mémoire

© T. Joubert 2004-2016 13
 Les modes du DMA

⚫ Mode Block
❖ Le BUS est bloqué pendant tout le temps
du transfert
⚫ Mode Vol de Cycle
❖ Le contrôleur DMA fait ses transferts octet
par octet de manière périodique
⚫ Mode Transparent
❖ Le contrôleur DMA prend le BUS quand la
CPU ne l’utilise pas

© T. Joubert 2004-2016 14
 Au delà du Bus UC
⚫ D’autres bus parallèles :
❖ ISA, EISA
 Premier standard du monde PC
❖ PCI
 Bus d’extension « Plug & Play »
❖ AGP
 Transferts vers la carte vidéo
❖ PCMCIA
 Branchement à chaud, petit format

 Pris en charge par un boîtier compagnon de l’UC : le

Chipset

© T. Joubert 2004-2016 15
 Arborescence des Bus
UC

Bus PCI express Vidéo

Chipset
Bus PCI IDE ISA
IDE

ISA
Mémoire

© T. Joubert 2004-2016 16
 Exemple de Chipset

© T. Joubert 2004-2016 17
 Performances des Bus

Bus Largeur Bits Vitesse MHz Débit Mo/s

UC (Pentium II) FSB 64 100 800

(Pentium IV) 400 3 200
(Core i7) QPI 80 12 000
ISA 16 8 16
PCI 32 33 132
64 264
PCI-X 32 533 2 128
64 533 4 256
© T. Joubert 2004-2016 18
 PCI Express
⚫ Nouveau bus « série »
⚫ Interface interne et externe
⚫ De 250 Mo/s à 8 Go/s
⚫ Nouveaux connecteurs
❖ 1x
❖ 2x
❖ 4x
❖ 8x
❖ ….
© T. Joubert 2004-2016 19
 Le Disque Dur
⚫ Stockage de masse
❖ Technologie magnétique
❖ Grande capacité (100 fois la RAM)

⚫ Persistance des données binaires

❖ Fichiers du Système d’exploitation
❖ Fichiers des Applications
❖ Informations (textes, images, etc…)

⚫ Accès rapide (quelques millisecondes)

❖ Vitesse de rotation
❖ Type de bus (IDE, SCSI )

© T. Joubert 2004-2016 20
© T. Joubert 2004-2016 21
 Structure du Disque Dur
⚫ Disques magnétiques
❖ Mise en batterie
❖ Découpage logique (formatage)
Têtes de lecture

Piste

Cylindre

Rotation entre 3500 et 15000 tr/Mn secteur

© T. Joubert 2004-2016 22
 Repérage dans le Disque Dur
⚫ Numéro de Cylindre
❖ Distance têtes – Axe de rotation

⚫ Numéro de piste
❖ Numéro de tête de lecture

⚫ Numéro de secteur
❖ Angle de rotation

 Tous les secteurs contiennent la même quantité

d’informations.

© T. Joubert 2004-2016 23
 Contenu du Disque Dur
⚫ Découpe logique
❖ Répertoire en piste 0
❖ Fichiers découpés en secteurs chaînés

Piste 0

Sens de
rotation

© T. Joubert 2004-2016 24
 DiskView
⚫ Occupation des secteurs

© T. Joubert 2004-2016 25
 Performances disques
⚫ Deux types de connexions Disques Dur
❖ SCSI (small computer system interface) → 1 à 15 périph.
❖ IDE, EIDE = natif IBM-PC → 1 à 4 Disques Durs

Lien Débit Mo/s

SCSI ultra 20
SCSI ultra wide 40
SCSI ultra 2 80
SCSI 3 ultra 160 160
EIDE Ultra DMA-33 33
EIDE Ultra DMA-66 66
EIDE Ultra DMA-100 100
EIDE Ultra ATA 160
© T. Joubert 2004-2016 26
 Le Serial-ATA
⚫ Limitation en fréquence des bus parallèles
⚫ Lien disque « série »
⚫ Nouveaux connecteurs
❖ Données
❖ Alim.

Lien Débit Mo/s

S-ATA I 150
S-ATA II 300
S-ATA III 600

© T. Joubert 2004-2016 27
 Disques PC

UC

SATA

IDE

© T. Joubert 2004-2016 28
 Autres stockages
⚫ Périphériques FLASH-NAND
❖ Tous découpés en secteurs…

© T. Joubert 2004-2016 29
 Disques … la relève
⚫ Mémoire FLASH (effet de grille)
❖ FLASH NOR = accès octet par octet
❖ FLASH NAND = accès par blocs

© T. Joubert 2004-2016 30
 Au delà de la carte mère
⚫ Lien parallèle (impression)

⚫ Liens série
❖ RS232, RS422
 Connexions bas débit, point à point

❖ USB, FireWire, BlueTooth

 Plug & Play, haut débit

❖ Réseau Ethernet, WiFi

 Périphérique = autre ordinateur

❖ I2C, CAN, Etc.

 Equipements industriels

© T. Joubert 2004-2016 31
 Lien Parallèle / Série
⚫ Contraintes de distance :
❖ Lien parallèle

Quelques mètres

Lien série

D’après viennet@lipn.univ-paris13.fr
❖

Quelques dizaines de mètres

modem modem

Quelconque

© T. Joubert 2004-2016 32
 Liens de communication
1
0
1
1
0

Parallèle
Short distance

10110

Série
Medium distance

modem modem

Long Distance

© T. Joubert 2004-2016 33
 Le cicuit UART
⚫ Universal Asynchronous Receiver / Transmitter
❖ Encodage & Décodage
❖ Chaque extrémité a sa propre horloge
1 1
0 0
1 1
1 1
0 0
0 0
1 1
0 0

Point-To-Point transmission
© T. Joubert 2004-2016 34
 UART & périphérique embarqué
⚫ Lien point à point
❖ Simplee, Robuste & Pas cher
⚫ Orienté caractère
❖ Facile à analyser & à tester (oscilloscope,
surveillance de port)
⚫ Accès au Microcontroller & Devices

RS232

© T. Joubert 2004-2016 35
 Fonctionnalités de l’UART
⚫ Paramètres de transmission
❖ Vitesse d’encodage (bauds)
❖ Mode d’encodage (bit#, Flow Control, Stop)
❖ Contrôle de flux
Start Stop
-10V

+10V
0 1 2 3 4 5 6 7

⚫ Caractéristiques matérielles
❖ Buffer interne (16 octets pour 16550A)
❖ Mode d’interruption
❖ Lignes de transmission (TD) et de répcetion (RD)
❖ Lignes du modem (RTS, CTS, DTR, DSR, CD, RI)
© T. Joubert 2004-2016 36
 Connexion PC vers PC
⚫ Câble simple « NULL MODEM »
❖ Croisement TD – RD des 2 côtés
❖ Terrain d’entente
DB9 DB9
Transmit Data TD Pin 3 Pin 3 TD

Receive Data RD Pin 2 Pin 2 RD

Request To
Send
RTS Pin 7 Pin 7 RTS

Clear To Send CTS Pin 8 Pin 8 CTS

Data Terminal
Ready
DTR Pin 4 Pin 4 DTR
Data Set
Ready
DSR Pin 6 Pin 6 DSR

Carrier Detect CD Pin 1 Pin 1 CD

Signal Ground SG Pin 5 Pin 5 SG

Ring Indicator RI Pin 9 Pin 9 RI

© T. Joubert 2004-2016 37
 L’USB
⚫ Besoin de connexion multiples
⚫ Connexion à chaud (Plug & Play)
⚫ Délivre l’alimentation
⚫ Connecteurs « Grand Public »
❖ PC-Imprimantes
❖ Mobilité
❖ Ventilateur, tasse à café, etc.
Famille Débit Mbit/s

USB 1.1 1,5 à 12

USB 2.0 480
USB 3.0 5 000
USB 3.1 10 000

© T. Joubert 2004-2016 38
 Architecture USB
⚫ Arboresence de périphériques
❖ Notion de HUB
UC-1 ❖ Fonctionne en scrutation

USB host

High Speed 480 Mbits/s

Full Speed 12 Mbits/s
USB hub Low Speed 1.5 Mbits/s

Scanner
USB USB hub
Clavier Souris
USB USB
Etc…
© T. Joubert 2004-2016 39
 Topologie du BUS

© T. Joubert 2004-2016 40
 Physique / Logique

© T. Joubert 2004-2016 41
 Principe du Plug & Play
⚫ Interrogation des périphériques
❖ Enumération pour les bus non « HotPlug » (PCI)
❖ Interrogation lors du branchement « à chaud » (USB)
⚫ Numéros uniques pour chaque type de matériel

Qui es-tu ?

Voici mon PnP_ID :

USB\Vid_03eb&Pid_2023&Rev_1000

© T. Joubert 2004-2016 42
 Réseau
⚫ Principe d’empilement de protocoles
IMAP SMTP FileZilla Browser
Teams
UC-1 internet
UC-2
TCP - UDP Lien virtuel TCP - UDP
WireShark
IP IP
Ethernet
LLC LLC

MAC MAC

Ethernet 802.3

© T. Joubert 2004-2016 43
 Performances des liens

Bus Hot Débit Mbits/s Débit Moctets/s

Plug
RS232  0,115 0,0115 PC
FireWire ✓ 100 à 400 12,5 à 50
FireWire2 ✓ 800 à 3200 100 à 400
USB 1 ✓ 1,5 à 12 0,15 full speed
USB 2 ✓ 480 60 high speed
USB 3 ✓ 4800 600
Ethernet ✓ 10-100-1000 1 – 10 - 100

© T. Joubert 2004-2016 44
 Interfaces du PC
Audio

USB2 Ethernet
Parallèle
PS2

RS232 USB3

© T. Joubert 2004-2016 45
 Architecture PC

© T. Joubert 2004-2016 46
 Rôle du Système

Configuration

GUI

User

5%
10 %
20 %
Hardware
25 %

Operating 40 %

System Resources
Management

© T. Joubert 2004-2016 47
Noyau

© T. Joubert 2004-2016 48
 Architecture OS
Applications

Shell Navigateur Connexions distantes

APIs Communications
API système (tâches, mémoire)
(sockets,PPP etc…)

Système
Piles de protocoles
Noyau de fichiers

Pilotes Pilotes
BSP Interface flux Interface Réseau

Matériel
© T. Joubert 2004-2016 49
 Interface utilisateur
⚫ Les temps anciens
❖ Saisie manuelle des mots
mémoire

❖ Rubans et Cartes
perforées

❖ Télétypes

❖ Terminaux
alphanumériques
 Lien série /dev/tty01
 25 lignes de 80 caractères
© T. Joubert 2004-2016 50
 Evolution du Poste de
Travail 2000+
mobilité
1995
web
1990
GUI
1981 JAVA
PC C# .net
XML-SOAP
Netscape
IIS – IE
X-11 javascript
Windows
DOS Ilog Views
Netbios
© T. Joubert 2004-2016 51
 Affichage Graphique
⚫ Terminal monochrome
❖ 80x25 caractères 2 000 octets
⚫ Ecran VGA 16 couleurs
❖ 640x480 nibbles 153 600 octets
⚫ Ecran SVGA 256 couleurs
❖ 800x600 octets 480 000 octets
⚫ Ecran XVGA TrueColor
❖ 1024x768x3 octets 2 359 296 octets
⚫ Haute définition TrueColor+α
❖ 1600x1200x4 octets 7 680 000 octets
⚫ Carte graphique 3D
❖ 1280x1024x16 octets 20 971 520 octets

© T. Joubert 2004-2016 52
© T. Joubert 2004-2016 53