Ministère de l’Enseignement Supérieure et de la Recherche Scientifique Université

de Boumerdès

Niveau : 1ère Informatique LMD matière : Structure machine 2022/2023

Révision pour Test (CA1,CA2,SVA,IEEE 754)

Exercice N°1:
Soit les nombres entiers X et Y tel que : X= 18 et Y= 30.
1- Exprimer sur six bits en SVA, CP1 et CP2 les nombres entiers X, -X, Y et -Y.
Est-ce que cette codification est possible sur Cinque bits ? Justifier.
2- Réaliser, si possible, les opérations suivantes en SVA, CP1 et CP2 : X-Y, Y-X, -X-Y.

Exercice N°2:
Soit les nombres entiers : X= (1101011) en CP1 , Y=(11001100) en CP2, Z= (0100111) en CP1 et T= (0101101) en
CP2. Donner le signe et la valeur décimale de chaque nombre.

Exercice N°3:
Trouver les compléments des nombres suivants :
-sur 8 bits binaires le complément à 1 de (01101101)2
-sur 6 bits binaires le complément à 2 de (101100)2
-sur 9 bits octaux le complément à 8 de (7020100)8
-sur 7 bits décimaux le complément à 10 de (9109910)10
-sur 7 bits hexadécimaux le complément à 16 de (A0C21B)16

Exercice N°4:
1- Donner selon la norme IEEE-754 simple précision le code des nombres réels suivants :
X= 27,25 ; Y= -13,5 ; Z= 0,375
2- X est un nombre réel codé selon la norme IEEE-754, écrire X sous forme réelle.
X=(11011000011010110000000000000000)

Exercice N°5:
-Soit le format M1 à 12 bits en virgule flottante :
A5|A4|A3A2A1A0|A-1A-2A-3A-4A-5A-6. Tel que A5 constitue le bit de signe, et A4|A3A2A1A0 la partie exposant
et A-1A-2A-3A-4A-5A-6 est la partie mantisse.
-Soit le format M2 à 12 bits en virgule fixe :
A5|A4A3A2A1A0|A-1A-2A-3A-4A-5A-6. Tel que A5 constitue le bit de signe, et A4A3A2A1A0 la partie
entière et A-1A-2A-3A-4A-5A-6 est la partie fractionnaire.
a) Représenter les équivalents binaires des nombres N1= -29 et N2= 36,01 selon le format M1 de virgule
flottante et le format M2 de virgule fixe.
b) Effectuez l’opération d’addition des opérandes N1 et N2 et représentez le résultat selon le format M1 de
virgule flottante et le format M2 de virgule fixe.
c) Soient deux nombres : X= (19)10 Y= (42)10
Réalisez sur 8 bits les opérations suivantes en compléments à 1, complément à 2 et SVA: X+Y et X-Y

Exercice N°6:
a- Donner la représentation en virgule flottante sous format IEEE754 simple précision des nombres
suivants : (128)10 , (18.125)10 , (-32.75)10
b- Donner la représentation en virgule flottante sous format IEEE754 double précision des nombres
suivants : (100)2 , (12.0664625)10, (-64)10

Exercice N°7:
a- Donner la représentation décimale des nombres codés en virgule flottante (IEEE754 simple précision)
1-(1011 1101 0100 0000 0000 0000 0000)2
2-(1100 0001 1111 0000 0000 0000 0000)2
b- Donner la représentation décimale des nombres codés en virgule flottante (IEEE754 double précision)
1-(403D 4800 0000 0000)16
2-(C040 0000 0000 0000)16
 Solution

Solution de l’exercice N°1:

Cette codification est impossible sur Cinq bits parce qu’il manque bit de signe
Solution de l’exercice N°2:

Solution de l’exercice N°3:

Solution de l’exercice N°4:

Virgule flottante selon la norme IEEE-754 simple précision :

 X=(27,25)10=(+11011,01)2

=(-1)0 x1.101101x2+3

S=0

M=(1011010………0)2

E-127=+3 → E=127+3=(130)10=(10000010)2
Simple
X=(27,25)10 01000001010110100000000000000000
précision

 Y=(-13,5)10=(-1101,1)2

=(-1)1 x1.1011x2+3

S=1

M=(10110………0)2

E-127=+3 → E=127+3=(130)10=(10000010)2
Simple
X=(-13.5)10 11000001010110000000000000000000
précision
 Z=(+0,375)10=(-0,011)2

=(-1)0 x1.1x2-2
S=0

M=(100………0)2

E-127=-2 → E=127-2=(125)10=(01111101)2
Simple
X=(+0.375)10 00111110110000000000000000000000
précision
 X sous forme réelle

X=11011000011010110000000000000000

=1|10110000|11010110000000000000000

S=1 M=(11010110………

0)2 E=(10110000)2

=(176)10 X=(-

1)1x1.1101011x2176-127

=(-1,1101011 x249)2

=(11101011000000000000000000000000000000000000000000) 2
49 48 47 45 43 42
=(2 +2 +2 +2 +2 +2 )10

Solution de l’exercice N°5:

Virgule flottante sur 12 bits (-1)S . 1,M . 2E

M1 A5|A4|A3A2A1A0|A-1A-2A-3A-4A-5A-6
Virgule fixe sur 13 bits

M2 A6|A5A4A3A2A1A0|A-1A-2A-3A-4A-5A-6
 Représentation des nombres:

N1=(-29)10=(-11101)2

N2=(+36,01)10=(100100,0000001…)2

N1+N2=(36,01)10+(-29)10=(+7.01)10=(111,0000001….)2

 Représentation de N1, N2 et N1+N2 en M1

N1=(-29)10=(-11101)2=- 0,11101 . 2+5

=(-1)1 . 0,11101 . 20|0101

=1|0|0101|111010

N2=(+36,01)10=(+100100,0000001…)2=+ 0,1001000000001 . 2+6

=(-1)0 . 0,100100 . 20|0110

=0|0|0110|100100

N1+N2=(36,01)10+(-29)10=(+7.01)10=(111,0000001….)2

=+ 0,1110000001 . 2+3

=(-1)0 . 0,1110000001 . 20|0011

=0|0|0011|111000

 Représentation de N1, N2 et N1+N2 en M2

N1=(-29)10=(-11101)2=1|011101|000000

N2=(+36,01)10=(100100,0000001…)2=0|100100|000000

N1+N2=(36,01)10+(-29)10=(+7.01)10= (111,0000001….)2=0|000111|000000

 Réalisation des opérations en compléments à 1 sur 8 bits

X=(19)10=(10011)2

Y=(42)10=(101010)2

 X+Y en C à 1

SVA sur 8bits 0/0010011 0/0010011

19
SVA sur 8bits
+42 0/0101010 0/0101010

+61 0/0111101

(+ 61)10

 X-Y en C à 1
SVA sur 8bits
19 0/0010011 0/0010011
SVA sur 8bits Cà1
-42 0/0101010 0/1010101

-23 1/1101000
Cà1

0010111

(- 23)10

 X+Y en C à 2
SVA sur 8bits 0/0010011 0/0010011
19
SVA sur 8bits
+42 0/0101010 0/0101010

+61 0/0111101

(+ 61)10

 X-Y en C à 2
SVA sur 8bits
19 0/0010011 0/0010011
SVA sur 8bits Cà2
-42 0/0101010 0/1010110

-23 1/1101001
Cà2

0010111

(- 23)10
Solution de l’exercice N°6:

La représentation en virgule flottante sous format IEEE 754 simple précision

 (128)10
(128)10 = (1000 0000)2
= (-1)0x1,0 × 27
S=0
M = 00…0
e=7
E -127= e → E=127+7=(134)10=(1000 0110)2

• 128 → 0 10000110 00000000000000000000000

S_1bits E_8bits M_23bits
 (18,125)10

(18,125)10 = (1 0010,001)2
= (-1)0x1,0010001 × 24
S=0
M =0010001.......0
e=4
E -127= e → E=127+4=(131)10=(1000 0011)2

• 18,125 → 0 10000011 00100010000000000000000

S_1bits E_8bits M_23bits

 ( –32,75)10

(–32,75)10 =(- 10 0000,11)2

= (-1)1x1,0000011 × 25

S=1
M =0000011.......0
e=5
E -127= e → E=127+5=(132)10=(1000 0100)2

• –32,75 →
1 10000100 00000110000000000000000
S_1bits E_8bits M_23bits

La représentation en virgule flottante sous format IEEE 754 double précision :

 (100)2

(100)2= (-1)0x1,0 × 22
S =0
M =00…..0
e=2
E -1023= e → E=1023+2=(1025)10=(10000000001)2
(100)2 → 0 10000000001 000000……0
0 10000000001 00……0
S_1bits E_11bits M_52bits

 (12,06640625)10

(12,06640625)10 = (1100,00010001)2
=(-1)0x1,1000001000×23

S =0
M =1000001000…..0
e=3
E -1023= e → E=1023+3=(1026)10=(10000000010)2

• 12,06640625 →
0 10000000010 100000100010……0
S_1bits E_11bits M_52bits
 (-64)10

(-64)10 = (-100 0000)2

=(-1)1x1,0×26
S =1
M =0000…..0
e=6
E -1023= e → E=1023+6=(1029)10=(10000000101)2

• –64 →
1 10000000101 00……0
S_1bits E_11bits M_52bits
Solution de l’exercice N°7:
La représentation décimale des nombres codés en virgule flottante (IEEE754 simple précision)
 (1011 1101 0100 0000 0000 0000 0000 0000)2
→1|01111010|100 0000 0000 0000 0000 0000)2
• S = 1 → negatif
• E= (0111 1010)2=(122)10
• e = E-127=122 – 127=-5
• M=100….00
X=(-1)1x1,1 × 2–5
= (-0,000011)2
=(-0,046875)10
 (1100 0001 1111 0000 0000 0000 0000 0000 )2
→1|10000011|111 0000 0000 0000 0000 0000
• S = 1 → negatif
• E= (10000011)2=(131)10
• e = E-127=131 – 127=4
• M=111….00
Y=(-1)1x1,111 × 24
= (-11110)2
=(-30)10
La représentation décimale des nombres codés en virgule flottante (IEEE754 double précision)
 (403D 4800 0000 0000)16
(403D 4800 0000 0000)16= (0100 0000 0011 1101 0100 1000 0000……0)2
= 0|10000000011|1101 0100 1000 0000……0

• S = 0 → positif
• E= (10000000011)2=(1027)10
• e = E-1023=1027 – 1023=4
• M=110101001….00
Z=(-1)0x1,110101001 × 24
= (+11101,01001)2
=(+29,28125)10
 (C040 0000 0000 0000)16
(C040 0000 0000 0000)16= (1100 0000 0100 0000……0)2
= 1|10000000100|0000……0
• S = 1 → négatif
• E= (10000000100)2=(1028)10
• e = E-1023=1028 – 1023=5
• M=0000….00
W=(-1)1x1,0 × 25
= (-100000)2
=(-32)10