Travaux Dirigés N°2

Exercice 1 :
Considérons l’extension de l’architecture MIPS vue dans le cours avec les instructions
suivantes :

lws rd, rs, rt : Charge le contenu de la mémoire ayant pour adresse le contenu de rs +
le contenu de rt multiplié par 4. Par exemple si rs contient 1000 et rt contient 10, alors
“lws rd, rs, rt” charge rd avec le contenu de l’adresse 1040 : (1000+ 4*10).

ld rt, rd, rs : charge deux mots consécutifs de la mémoire et les sauvegarde dans deux
registres destinations rt et rd.

jmem (rt), offset(rs) : La nouvelle instruction sauvegarde dans la mémoire ayant

pour adresse le contenu de rs + offset avec le contenu de PC qu’on lui ajoute 4 et met à
jour la valeur de PC par le contenu de la mémoire ayant pour adresse le contenu de rt.
Les valeurs de rt et rs+offset sont distincts.

1/ A partir de la description ci-dessus, donner le niveau RTL des différentes instructions

Instructions RTL
lws rd, rs, rt
ld rt, rd, rs
jmem (rt), offset(rs)

2/ Nous supposons également que :

- le temps de lecture/écriture dans le banc de registres est de 5ns,

- le temps d’exécution de l’UAL est de 10 ns,

- la mémoire est idéale et le temps d’accès est de 6ns,

- le temps de propagation dans les autres composants est de 1ns.

Soit le chemin de données pour une conception multi cycles du processeur vu dans le
cours. Pour ce que se suit, Apporter les modifications nécessaires dans ce chemin
pour supporter les nouvelles instructions.

Page 1
a- Instruction lws

b- Instruction ld

Page 2
c- Instruction jmem

Exercice 2 :
1/ MIPS est une architecture registre-registre, où la source arithmétique et les destinations
doivent tous les deux être des registres. Mais Pensons à inclure une instruction d’addition de
mémoire- registre

addm rd, rs, rt RTL : rd = rs + Mem[rt]

En plus, le registre rt contient une adresse mémoire qui est lue pour produire l'opérande de
l'ALU. Le format d'instruction est donné par

Il est possible d'inclure addm dans un processeur multicycle en modifiant le chemin de

données et l'unité de contrôle présentés en classe. Votre implémentation d'addm ne devrait
pas nécessiter plus de cinq étapes pour l'exécution, et vous devriez Veillez à ne modifier
aucun registre autre que rd

Page 3
a/ Le chemin de données multicycle apparaît ci-dessous. Afficher les modifications
nécessaires pour prendre en charge addm. Essayer de garder Votre diagramme propre

b/ Complétez ce diagramme de machine à états finis pour l'instruction addm. Les valeurs de
contrôle non représentées dans chaque étape sont supposées être 0. N'oubliez pas de tenir
compte de tous les signaux de contrôle que vous avez ajoutés ou modifiés dans la question
précédente

Page 4
2/ Considérant l'extension de l'architecture MIPS avec l'instruction ci-dessous, qui charge
deux mots consécutifs de données de la mémoire et les stocke dans deux registres de
destination.

ld rt, rd, rs RTL : rt = Mem[rs]; rd = Mem[rs + 4]

Page 5
Cela utilisera le même format que les instructions de type R, présentées ici à titre de référence
(shamt et func ne sont pas utilisés)

a/ Le chemin de données multicycle apparaît ci-dessous. Montrez quels changements sont

nécessaires pour prendre en charge ld. Vous devriez Modifier les principales unités
fonctionnelles elles-mêmes (mémoire, banc de registre et ALU), mais vous pouvez autres
changements ou ajouts nécessaires. Essayez de garder votre diagramme propre!

b/ Compléter ce diagramme de machine à états finis pour l'instruction ld. Les valeurs de
contrôle non représentées dans chaque étape sont supposées être 0. N'oubliez pas de tenir
compte de tous les signaux de contrôle que vous avez ajoutés ou modifiés dans la question
précédente

Page 6
Exercice 3 :
On veut implémenter les deux instructions suivantes sur le chemin de données et
la machine à états d’un processeur MIPS.

Instruction RTL
Addregmem rd, (rs),rt
Addmemreg (rs), (rs), rt

a/ Compléter le chemin de données et la machine à états

Page 7
mdr<-mem mdr<-me
(a ) m(a)
13 13

aluout<-
b+mdr aluout <-
14 mdr+b
14

rd<- aluout
mem(a)<-
5 aluout
15

Page 8