CATALOGUE

DES SUJETS PFE

HCELL ENGINEERING

2023

Info@hcell-engineering.com

Technopole de Sousse
DESCRIPTION:
La société HCELL Engineering développe une solution de processeur
pour les applications avioniques critiques embarquées sur la base du jeu
d’instructions RISC-V. Pour compléter cette solution, nous proposons
deux sujets de Projet de Fin d’Études (PFE).

COMMENT POSTULER?

Envoyez-nous par mail votre CV avec une lettre de motivation via

1 l’addresse: info@hcell-engineering.com
La procédure de recrutement des stagiaires se passe en 2 étapes :

Sélection préalable des CV : votre candidature sera étudiée, si vous

2 êtes retenu(e) le service RH prendra contact avec vous pour fixer un
rendez-vous pour un entretien dans notre local.

L’entretien RH et technique sera avec le responsable du stage. Si vous

3 êtes retenu(e) le service RH prendra contact avec vous pour organiser
votre stage.

ADRESSE:
Technopôle de Sousse - Route ceinture de Sahloul - Sousse

Info@hcell-engineering.com 1
 SUJET 1 : Développement d’une version
du processeur RISC-V avec
un jeu d’instructions compressé

Description:
La société HCELL Engineering a développé une version du processeur
RISC-V avec un jeu d’instructions de 32 bits. En vue d’optimisation et de
réduction de la taille statique et dynamique du code des instructions, on
se propose de développer une version du processeur avec un jeu
d’instructions compressé de 16 bits avec les mêmes performances de
calcul que celles de la version 32 bits.

Tâches:
Étudier la spécification et l’architecture du processeur RISC-V
Proposer une architecture du processeur pour l’implémentation du jeu
d’instructions compressé de 16 bits
Développer la nouvelle architecture en langage VHDL
Vérifier et tester le processeur développé avec l’outil QuestaSim et sur
carte FPGA

Compétences Techniques Requises:

Études : Dev électronique

Langage(s) de programmation : VHDL
Outils de développement : ModelSim/QuestaSim, Quartus
Connaissances techniques : Architecture processeur, Technologie FPGA

Détail de l’offre:
Durée du stage: 4-6 mois
Nombre de stagiaires requis: 1

Info@hcell-engineering.com 2
 SUJET 2 : Développement d’un module
Memory Protection Unit (MPU)
pour un processeur RISC-V

Description:
Dans des applications nécessitant l’utilisation de plusieurs processeurs
en parallèle (environnement Multiprocesseur) avec une mémoire
partagée, il y a besoin de doter chaque processeur d’un module
Memory Protection Unit (MPU) pour gérer les conflits d’accès à la
mémoire externe et assurer l’intégrité de ses données et une
cohérence entre tous les processeurs du système.
HCELL Engineering se propose de développer un module Memory
Protection Unit (MPU) pour l’intégrer dans son processeur RISC-V.

Tâches:
Étudier la spécification et l’architecture du processeur RISC-V et les
différentes techniques de protection de la mémoire partagée dans
un environnement Multiprocesseurs
Proposer une architecture d’un module Memory Protection Unit
(MPU)
Développer l’architecture du MPU en langage VHDL et l’intégrer dans
le processeur RISC-V
Vérifier et tester le MPU intégré dans le processeur avec l’outil
QuestaSim et sur carte FPGA

Compétences Techniques Requises:

Études : Dev électronique
Langage(s) de programmation : VHDL
Outils de développement : ModelSim/QuestaSim, Quartus
Connaissances techniques : Architecture processeur, Technologie FPGA

Détail de l’offre:
Durée du stage: 4-6 mois
Nombre de stagiaires requis: 1

Info@hcell-engineering.com 3