Electronique numérique

Résumé
Chap1 : Numérotation Et Codage
Chap2 : Algèbre de Boole et Logique combinatoire
Chap3 : Logique séquentielle
Chap4 : Mémoires

CHOHAIDI ABDESSAMAD
Email : Abdessamad.chohaidi@gmail.com
Blog : https://brain-hub1.blogspot.com
Instagram : https://www.instagram.com/your_mark_style/

Numérotation
Représentation d’une grandeur qui prend toutes
les valeurs d’un intervalle continu.
• Grandeur Analogique :
𝑽𝒎𝒊𝒏 ≤ 𝑽𝒕 ≤ 𝑽𝒎𝒂𝒙
Représentation d’une grandeur qui varie par pas
discrets à l’intérieur d’une plage.
• Grandeur Numérique :
𝟐 É𝒕𝒂𝒕𝒔 (𝟎 𝒗𝒐𝒍𝒕 − 𝟓 𝒗𝒐𝒍𝒕𝒔)
• Echantillonnage
• Quantification
• Codage
Numérotation Et Codage
𝑵 = 𝒂𝒏 𝒃𝒏 + 𝒂𝒏−𝟏 𝒃𝒏−𝟏 + ⋯ … … . +𝒂𝟏 𝒃𝟏 + 𝒂𝟎 𝒃𝟎 .
𝟎 ≤ 𝒂𝒊 ≤ 𝒃 − 𝟏
• 𝒂𝒊 Est le chiffre de poids.
• N S’écrit en juxtaposant les 𝒂𝒊 :
(𝑵)𝒃 = (𝒂𝒏 𝒂𝒏−𝟏…………. 𝒂𝟏 𝒂𝟎 )
• Base 2 (binaire) :
0,1
• Base 8 (octale) :
0,1,2,3,4,5,6,7
• Base 16 (hexadécimale):
0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
• Passage de la base 10 à la base b :
Divisions successives : du nombre par n pour la partie
entière.
Soustractions successives : Chaque valeur décimale
d’un système basé sur des mots (octets) de 8 bits sera
une combinaison des 8 poids binaires suivants :
128, 64, 32, 16, 8, 4, 2, 1
• Passage de la base b à la base 10 :
Ecrire simplement la forme polynomiale, puis calculer.
• Passage de la base 2 à la base 8 :
Regrouper 3 bits à partir de la droite.
• Passage de la base 8 à la base 2 :
Opération inverse à la précédente (Développement 3
bits)
• Passage de la base 2 à la base 16 :
Regrouper 4 bits à partir de la droite.
• Passage de la base 16 à la base 2 :
Opération inverse à la précédente (Développement
4 bits).
Méthode 1 : signe & valeur absolue
Si on travaille sur n bits, alors le bit de poids fort
indique le signe du nombre
• 0 si nombre positif, 1 si le nombre négative.
• Si on travaille sur n bits , l’intervalle des
valeurs qu’on peut représenter en S/VA :
−(𝟐(𝒏−𝟏) − 𝟏) ≤ 𝑵 ≤ +(𝟐(𝒏−𝟏) − 𝟏)
Avantage :
C’est une représentation assez simple.
Inconvénients :
Le zéro possède deux représentations +0 et -0
ce qui conduit à des difficultés au niveau des
opérations arithmétiques.
Pour les opérations arithmétiques il nous faut
deux circuits : l’un pour l’addition et l ’autre pour
la soustraction .
Utiliser un seul circuit pour faire les deux opérations,
puisque ; 𝒂 − 𝒃 = 𝒂 + (−𝒃)
Méthode 2 : Représentation en complément à deux
On dispose également d’un bit de signe comme
dans la méthode ‘’signe & valeur absolu’’ mais pour la
valeur négative on prend le complément à 2 de la
valeur absolue.
 • Pour obtenir la représentation • Précision simple sur 32 / double 64 bits :
du nombre négative il faut inverser tous les
bits du nombre positif et ajouter 1. Cas 32 bits :
• Pour trouver le compétemment à 2 d’un 1 bit 0 pour le + 1 pour le -
nombre : il faut parcourir les bits de ce
nombre à partir du poids faible et garder tous 8 bits en excédent 127
les bits avant le premier 1 et inverser les
autres bits qui viennent après
23 bits pour la mantisse binaire non signé,
normalisé, arrondi.
−(𝟐(𝒏−𝟏) ) ≤ 𝑵 ≤ +(𝟐(𝒏−𝟏) − 𝟏)
!! Mais 00000000 et 11111111 sont interdits.
Avantage :
Cas 64 bits :
On remarque que le zéro n’a pas une double
représentation. 1 bit 0 pour le + 1 pour le -
11 bits en excédent 1023

• On dit qu’il y a une retenue si une opération 52 bits pour la mantisse

arithmétique génère un report.
Récapitulatif
• On dit qu’il y a un débordement (Over Flow ) Exposant Fraction Valeur
ou dépassement de capacité: si le nombre de
Normalisés 𝒆𝒎𝒊𝒏 ≤ 𝒆 ≤ 𝒆𝒎𝒂𝒙 𝒇≥𝟎 ±(𝟏. 𝒇)
bits utilisés est insuffisant pour contenir le
résultat. L ’opération est donc fausse. × 𝟐𝒆

Dénormalisés 𝒆 = 𝒆𝒎𝒊𝒏 − 𝟏 𝒇>𝟎 ±(𝟎. 𝒇)

× 𝟐𝒆
Passage de la base 10 à la base n :
Zéro (signé) 𝒆 = 𝒆𝒎𝒊𝒏 − 𝟏 𝒇=𝟎 ±𝟎
On multiplie la partie fractionnaire par n, On répète
l’opération sur la partie fractionnaire du produit Infinis 𝒆 = 𝒆𝒎𝒂𝒙 + 𝟏 𝒇=𝟎 ±∞
jusqu’à ce qu’elle soit nulle (ou que la précision
souhaitée soit atteinte) Not a 𝒆 = 𝒆𝒎𝒂𝒙 + 𝟏 𝒇>𝟎 NaN
Number

𝒔. 𝒎. 𝒃𝒆 :

• s :est le signe.
• m : est la mantisse. CODES
• e : est l’exposant.
• b : est la base.

Chaque chiffre d'un nombre est codé sur 4 bits

❖ La Norme IEEE 754 :

-Standard pour la représentation des nombres

à virgule flottante en binaire .
Code Gray ou binaire réfléchi : code à symétries
Portabilité entre machines et langages
multiples
Reproductibilité des calculs
Représentation des nombre spéciaux
Procédure d’arrondi
Logique combinatoire
Entrées Sortie 𝑭 = 𝑨. 𝑩
Un circuit électronique est dit combinatoire A B F
si ses sorties sont déterminées par seulement 0 0 0
la combinaison de ses variables d’entrées et ceci après 0 1 0
un temps fini ; 1 0 0
L’état d’un système est donc défini par la combinaison 1 1 1
des variables 𝑒1 , 𝑒2 , … … … … . , 𝑒𝑛 .

Entrées Sortie 𝑭=𝑨+𝑩

Une table de vérité nous fait connaître la réaction A B F
d’un circuit logique (sa valeur de sortie) aux diverses 0 0 0
combinaisons de niveaux logique appliquées aux 0 1 1
entrées (2n ). 1 0 1
Entrées Sortie 1 1 1
A B C S
0 0 0 X
0 0 1 X Entrées Sortie 𝑭 = ̅̅̅̅̅
𝑨. 𝑩
0 1 0 X A B F
0 1 1 X 0 0 1
𝑿 = 𝟎 𝒐𝒖 𝟏
1 0 0 X 0 1 1
1 0 1 X 1 0 1
1 1 0 X 1 1 0
1 1 1 X
Entrées Sortie
A B F 𝑭 = ̅̅̅̅̅̅̅̅
𝑨+𝑩
0 0 1
Elles reposent sur 3 opérateurs de base : 0 1 0
𝑬𝑻 , 𝑶𝑼 , 𝑵𝑶𝑵 1 0 0
1 1 0
Toutes les équations logiques peuvent être établies à
partir de ces 3 opérateurs.
Entrées Sortie ̅ 𝑩 + 𝑨𝑩
𝑭=𝑨 ̅ = 𝑨⨁𝑩
A B F
̅
𝑭=𝑨 0 0 0
0 1 1
Entrées Sortie 1 0 1
A F 1 1 0
0 1
1 0
Entrées Sortie ̅𝑩 ̅̅̅̅̅̅̅
̅ + 𝑨𝑩 = 𝑨⨁𝑩
𝑭=𝑨
A B F
0 0 1
0 1 0
1 0 0
1 1 1

 Règles, postulats et théorèmes :
Utiles pour la simplification des équations logiques.
 Fermeture :
Si A et B sont des variables Booléennes, alors A+B,
A*B sont aussi des variables Booléennes.
Soit F une expression booléenne écrite sous
la forme (d’une somme de mintermes /Produit de
maxtermes) ;
Son complément 𝑭 ̅ est (le produit de tous les
maxtermes/la somme de tous les mintermes) qui ne
figurent pas dans F
 𝟏è𝒓𝒆 forme vers 𝟐è𝒎𝒆 forme :

 Commutativité : ̿ = ̿̿̿̿̿̿̿̿̿̿̿̿
𝑭 ̅ 𝑩 + 𝑨𝑩
𝑨 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ =(𝑨 +𝑩 ̅ )(𝑨̅ + 𝑩)
𝑨 + 𝑩 + 𝑩 + 𝑨 𝒆𝒕 𝑨 ∗ 𝑩 = 𝑩 ∗ 𝑨
= ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑨𝑨̅ + 𝑨𝑩 + 𝑨 ̅𝑩̅ + 𝑩𝑩 ̅̅̅̅̅̅̅̅̅̅̅̅
̅ =𝑨𝑩 +𝑨 ̅𝑩̅
 Associativité :
𝑨 + (𝑩 + 𝑪) = (𝑨 + 𝑩) + 𝑪 ̅+𝑩
= (𝑨 ̅ )(𝑨 + 𝑩)

𝑨 ∗ (𝑩 ∗ 𝑪) = (𝑨 ∗ 𝑩) ∗ 𝑪  Simplification des fonctions :

 Distributivité :
𝑬𝑻⁄𝑶𝑼 𝑨(𝑩 + 𝑪) = 𝑨𝑩 + 𝑨𝑪 Objectif : Fabriquer un système
𝑶𝑼⁄𝑬𝑻 𝑨 + (𝑩 ∗ 𝑪) = (𝑨 + 𝑩) ∗ (𝑨 + 𝑪)
 Idempotence :  A moindre coût
𝑨 + 𝑨 = 𝑨 𝒆𝒕 𝑨 ∗ 𝑨 = 𝑨  Rapide
 Complémentarité :  Fiable
𝑨+𝑨 ̅ = 𝟏 𝒆𝒕 𝑨 ∗ 𝑨̅=𝟎  Peu Consommateur
 Identités remarquables :
𝟏+𝑨=𝟏 Méthodes :
𝟏∗𝑨=𝑨  Algébriques
𝟎+𝑨=𝑨
 Graphiques
𝟎∗𝑨=𝟏
Résultat :

Transformation d’une somme en produit On cherche la forme minimale d’une fonction

et inversement càd nombre minimal de monômes.

̅̅̅̅̅̅̅
𝑨∗𝑩 =𝑨 ̅+𝑩
̅ Formes équivalentes :
̅̅̅̅̅̅̅̅
𝑨+𝑩 = 𝑨 ̅∗𝑩
̅ !! Possibilité de plusieurs formes minimales !!

 Première forme canonique :

̅ 𝑩𝑪
𝑺 = 𝒇(𝑨, 𝑩, 𝑪) = 𝑨 ̅ + 𝑨𝑩𝑪
̅ + 𝑨𝑩 ̅ 𝑩𝑪
̅𝑪 + 𝑨
Minterme ou intersection de base
Expression des 1 de la fonction.
 Deuxième forme canonique :
̅ + 𝑩 + 𝑪). (𝑨 + 𝑩 + 𝑪
𝑺 = 𝒇(𝑨, 𝑩, 𝑪) = (𝑨 + 𝑩 + 𝑪). (𝑨
Maxterme ou réunion de base
Expression des 0 de la fonction.
̿=𝑭
𝑭
1. À partir de la table, on simplifie en groupant les 1
adjacents.
2. La taille d’un groupe est un multiple de 𝟐𝒌 (1, 2, 4,
8, ...)
3. Effectuer le moins de regroupements possible, avec
des regroupements de plus grande dimension
possible.
̅ ). (𝑨
̅+𝑩
̅ +𝑪
̅) 4. Recouvrir toutes les cases de valeur ‘’ 1 ‘’
5. Une case d'un bord est aussi adjacente à celle
correspondante du bord opposé
6. un regroupement de 2 cases permet l'élimination
d'une variable, un regroupement de 4 cases
l'élimination de deux variables, etc...
7. La valeur de la sortie est alors la somme logique
des termes associés à chaque regroupement.
 Example :

𝑭(𝑨, 𝑩, 𝑪) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑨 + 𝑩)(𝑩 ̅ 𝑪)

Simplification :

 Exemples de regroupements autorisés : ̅+𝑩+𝑪

𝑭(𝑨, 𝑩, 𝑪) = 𝑨 ̅
̅𝑪
𝑭(𝑨, 𝑩, 𝑪) = 𝑨 ̅+𝑩

 Exemples de regroupements non autorisés

ou redondants

Un multiplexeur est donc un circuit réalisant

un aiguillage de l’une des entrées vers une sortie
unique.

➢ A partir du logigramme d’un circuit : 𝒔𝒊 (𝑪𝟏 𝑪𝟎 ) = 𝟎𝟎𝑨𝒍𝒐𝒓𝒔 𝑺 = 𝑬𝟎

Trouver sa fonction logique
𝑺 = ̅𝑪̅̅𝟎̅̅𝑪̅̅𝟏̅𝑬𝟎
➢ Principe :
𝒔𝒊 (𝑪𝟏 𝑪𝟎 ) = 𝟎𝟏 𝑨𝒍𝒐𝒓𝒔 𝑺 = 𝑬𝟎
Donner l’expression des sorties de chaque
porte/composant en fonction des valeurs de ses 𝑺 = 𝑪𝟎 ̅𝑪̅̅𝟏̅𝑬𝟏
entrées ;
𝒔𝒊 (𝑪𝟏 𝑪𝟎 ) = 𝟏𝟎 𝑨𝒍𝒐𝒓𝒔 𝑺 = 𝑬𝟎
En déduire au final la (ou les) fonction(s) logique du
𝑺 = ̅𝑪̅̅𝟎̅𝑪𝟏 𝑬𝟐
circuit.
𝒔𝒊 (𝑪𝟏 𝑪𝟎 ) = 𝟏𝟏 𝑨𝒍𝒐𝒓𝒔 𝑺 = 𝑬𝟎
➢ On peut ensuite :
Déterminer la table de vérité du circuit ; 𝑺 = 𝑪𝟎 𝑪𝟏 𝑬𝟑
Simplifier la fonction
 𝑺 = ̅𝑪̅̅𝟎̅̅𝑪̅̅𝟏̅𝑬𝟎 + 𝑪𝟎 ̅𝑪̅̅𝟏̅𝑬𝟏 + ̅𝑪̅̅𝟎̅𝑪𝟏 𝑬𝟐 + 𝑪𝟎 𝑪𝟏 𝑬𝟑

Inverse du multiplexeur

C’est un dispositif qui traduit les valeurs

d’une entrée dans un code donné. Le codage permet
de réduire le nombre de variables à traiter.
Logique séquentielle
R S 𝑸𝒏 𝑸𝒏+𝟏 /𝑸′𝒏+𝟏
0 0 0 1 1
La valeur des sorties à l’instant t dépend de la
0 0 1 1 1 𝑸𝒏+𝟏
valeur des entrées et de la valeur des sorties à
0 1 0 0 1 0 0
l’instant t-1 ;
0 1 1 0 1 0 1
1 0 0 1 0 1 0
Logique séquentielle 1 0 1 1 0 1 1
𝐸0 1 1 0 0 1
𝑆𝑡
𝐸1 Opération 1 1 1 1 0
𝐸2
logique
𝑆𝑡−1

𝑆𝑡 = 𝑓(𝐸0 , 𝐸1 , 𝐸2 … … … . , 𝑆𝑡−1 )

Composant passant indéfiniment et régulièrement

d’un niveau haut à un niveau bas (succession de 1 et
de 0).
R S 𝑸𝒏 𝑸𝒏+𝟏 /𝑸′𝒏+𝟏
0 0 0 0 1
0 0 1 1 0 𝑸𝒏+𝟏
0 1 0 1 0 0 0
0 1 1 1 0 0 1 1
1 0 0 0 1 1 0 0
1 0 1 0 1 1 1
1 1 0 0 0
Non asservies à une horloge et prenant en compte
1 1 1 0 0
leurs entrées à tout moment.
Avantages :
Simplicité
Asservies à des impulsions d’horloge et donc
 Inconvénients :
insensibles aux bruits entre deux tops.
Existence d’un état interdit
Sensibilité aux parasites ;
( tout événement sur 1 entrée affecte la sortie)
Une bascule RS est une fonction mémoire stocker
une information jusqu'à ce que cette information soit
effacée par une autre information
 La bascule RSH est une bascule RS synchronisée
par un signal d’horloge H ;
Elle reste sensible aux parasites mais elle l’est
moins que la bascule RS puisqu’elle est uniquement
sensible sur le niveau haut de l’horloge

! Cette bascule a toujours un état interdit.

𝑸𝒏+𝟏
0 0
J K 𝑸𝒏 𝑸𝒏+𝟏 /𝑸′𝒏+𝟏
0 1 0
0 0 0 0 1
1 0 1
0 0 1 1 0
1 1 ̅̅̅̅
0 1 0 0 1
Il permet d’éliminer l’état indésirable 0 1 1 0 1 𝑸𝒏 𝑸𝒏+𝟏

Un latch D (ou verrou) est un circuit séquentiel 1 0 0 1 0 0 0 0 X

synchrone ; 1 0 1 1 0 0 1 1 X
La sortie Q recopie l’entrée D en mémoire lorsque 1 1 0 1 0 1 0 X 1
le signal d’horloge H est actif 1 1 1 0 1 1 1 X 0

Circuits logiques capables de compter à chaque

impulsion d’horloge, se présentent généralement
sous la forme de circuits intégrés, contiennent
principalement des bascules.
H D S R 𝑸𝒊+𝟏
0 0 0 0 Q𝑖
0 1 0 0 Q𝑖
1 0 0 1 D
1 1 1 0 D

Un compteur peut servir de diviseur de fréquences.

La bascule D maintient un état binaire indéfiniment

jusqu’à ce qu’un signal d’entrée le commute vers un
autre état.
Dans la structure asynchrone, l’impulsion
de progression du compteur est appliquée sur
l’entrée d’horloge du premier étage, les entrées
d’horloge des autres bascules reçoivent le signal de
sortie de l’étage précédent.

0 0 1 0 0 1 Cas1 : Compteur asynchrone modulo 𝑵 = 𝟐𝒏

1 1 0 1 1 0
• 𝐽 = 𝐾 = 1.
X 0 𝑄𝑛 ̅̅̅̅
𝑄𝑛 X 0 𝑄𝑛 ̅̅̅̅
𝑄𝑛
• Contient n bascules JK.
• Les bascules sont montées en cascade.
Cas1 : Compteur asynchrone modulo 𝑵 ≠ 𝟐𝒏

On cherche la puissance de 2 immédiatement Il peut charger une information sur N bits en même
supérieure à N ; L’exposant de cette puissance de 2 temps ; Les n bascules changent d’états en même
donne le nombre de bascules JK à monter en cascade. temps ; Chaque bascule 𝑩𝒊 prend la valeur
2𝑛−1 < 𝑁 < 2𝑛 n bascules JK de l’information 𝑰𝒊 .

• Il faut donc arrêter le compteur à la valeur N

• Il faut détecter la combinaison (𝑄𝑛 , … 𝑄1 , 𝑄0 )
et la renvoyer sur « clear ».

Un décompteur possède les mêmes Registre à décalage à droite

caractéristiques qu'un compteur à ceci près qu'à :
Chaque nouvel événement le code binaire
de sortie est décrémenté de 1.
L’information est introduite bit par bit ( en série) ;
L'ensemble du registre est décalé d'une position
( 𝑩𝒊 , 𝑩𝒊+𝟏 ) et la bascule 𝑩𝟎 reçoit une nouvelle
entrée ES.

!! Inconvénients du Compteur asynchrone : Registre à décalage à gauche

Une bascule ne réagit pas immédiatement à un
changement sur son entrée d'horloge. Il existe
un temps de transfert entre H et 𝑄0 , entre 𝑄0 et 𝑄1 ,
et entre 𝑄1 et 𝑄2 ….

Solution : Compteur synchrone

Dans un compteur synchrone toutes les bascules

reçoivent le même signal d’horloge en même temps :
toutes les sorties du compteur basculent donc au
même instant, sans faire apparaître de décalage
entre elles.
Peut effectuer le chargement parallèle et le
décalage dans les deux directions.

Un registre est un ensemble ordonné de n

bascules ; permet de mémoriser (sauvegarder) une
information sur n bits. Clear S0 S1 𝑨+ + + +
𝟑 𝑨𝟐 𝑨𝟏 𝑨𝟎
Types de registres : 1 X X 0000
• Registre à chargement parallèle.
• Registre à entrée série et sortie série 0 0 0 𝐴3 𝐴2 𝐴1 𝐴0
• Registre à entrée série et sortie parallèle. 0 0 1 SRI 𝐴3 𝐴2 𝐴1
• Registre à entrée parallèle et sortie série. 0 1 0 𝐴2 𝐴1 𝐴0SLI
0 1 1 𝐼3 𝐼2 𝐼1 𝐼0
Opération réalisée
Mise à zéro
Pas de changement
Décalage a gauche
Décalage à droite
Chargement parallèle
 Mémoires
Une mémoire est un dispositif capable de conserver
et restituer une information ;
Mot mémoire : ensemble de bits pouvant être lus
ou écrits simultanément.
• Avec une bascule c’est possible de
mémoriser une information sur 1 bit
• Avec un registre c’est possible de
mémoriser une information sur n bits
• Si on veut mémoriser une information de
taille important il faut utiliser une
mémoire
Volatilité :
Ram :
Si une mémoire perd son contenu (les informations)
lorsque la source d’alimentation est coupée.
Mémoires vives : les deux modes lecteur & écriture.
Mémoires mortes : lecture seule .
Temps d’accès :
Le temps nécessaire pour effectuer une opération
de lecture ou d’écriture.
Le temps d’accès est un critère important pour
déterminer les performances d’une mémoire ainsi
que les performances d’une machine.
Emplacement :
 Registre : Interne au processeur
 Mémoire Principale : interne à la carte mère
 Disque : Externe a la carte mère(mémoire
secondaire)
 Bande magnétique : Externe à l’unité centrale
(mémoire tertiaire)
Hiérarchie :

Rom :
Si une mémoire ne perd pas (conserve) son contenu
lorsque la source d’alimentation est coupée.

Capacité :
La capacité (taille) d’une mémoire est le nombre
(quantité) d’informations qu’on peut enregistrer
(mémoriser) dans cette mémoire.

 Bit : l’élément de base pour la représentation

de l’information.
 Octet : 1 Octet = 8 bits
 Kilo-Octet(Ko) : 1024 Octets = 210 Octets
 Méga-Octet(Mo) : 1024 Ko = 220 Octets
 Géga-octet (Go) : 1024 Mo = 220 Octets

Mode d’accès à l’informations (lecture/écriture):

Lecture :
Récupérer/restituer une information à partir de la Mémoire interne ; à base de semi-conducteurs ;avec
mémoire. mode d’accès aléatoire
Écriture :  Mémoires volatiles :RAM
Enregistre une nouvelle information ou modifier une  Mémoires non volatiles : ROM
information déjà existante dans la mémoire.
Réalisée à base de semi-conducteurs

Mémoire vive : accès en lecture et écriture

Accès aléatoire

 Mémoire volatile : la conservation de son

contenu nécessite son alimentation
électrique.
 Un temps d’accès moyen mais plus rapide
que les mémoires magnétiques
 La capacité est limitée mais il y a toujours
possibilité d’une extension
 La communication avec les autres organes de
l’ordinateur ,on utilise les bus (d’adresses de
données)  La mémoire centrale peut être vue comme un
Deux grandes familles des mémoires : large tableau de mots ou octets.
 Un mot mémoire stocke une information sur n
Mémoires dynamiques : bits.
Sont à base de condensateurs, ces mémoires  Un mot mémoire contient plusieurs cellules
possèdent un très grand taux d’intégration, elles sont mémoire.
plus simples que les mémoires statiques mais avec un  Une cellule mémoire stocke 1 seul bit.
temps d’accès plus lent (utilisation pour les mémoires  Chaque mot possède sa propre adresse .
principale).  Une adresse est un numéro unique qui permet
d’accéder a un mot mémoire .
 Les adresses sont séquentielles(consécutives)
Les condensateurs comme unités de mémorisation;  La taille de l’adresse (le nombre de bits) dépend
nécessitent un rafraîchissement périodique, Simple, de la capacité de la mémoire.
denses, peu couteuses.

Mémoires statiques :
Sont à base de bascules D, Elles possèdent un
faible taux d’intégration mais un temps d’accès
rapide (utilisation pour les mémoires cache).

Les bascules comme unités de mémorisation ;

rafraîchissement inutiles, Rapides, couteuse.
 𝑹𝑨 (𝒓𝒆𝒈𝒊𝒔𝒕𝒓𝒆 𝒅’𝒂𝒅𝒓𝒆𝒔𝒔𝒆) : stock l’adresse du
mot à lire ou à écrire
 𝑹𝑰 (𝒓𝒆𝒈𝒊𝒔𝒕𝒓𝒆 𝒅’𝒊𝒏𝒇𝒐𝒓𝒎𝒂𝒕𝒊𝒐𝒏) : stocke
l’information lu à partir de la mémoire ou
l’information à écrire dans la mémoire
 𝑫é𝒄𝒐𝒅𝒆𝒖𝒓 : permet de sélectionner un mot
mémoire.
 𝑹/𝑾 ̅̅̅ : commande de lecture/écriture
(si 𝑅/𝑊 ̅ = 1 alors lecture sinon écriture)
!! Bus d’adresses de taille K bits
!! Bus de données de taille n bits
Lorsque une adresse est chargée dans le registre
RA, le décodeur va recevoir la même information que
celle du RA ;
A la sortie du décodeur nous allons avoir une seule
sortie qui est active ; cette sortie va nous permettre
de sélectionner un seul mots mémoires.
Pour lire une information en mémoire centrale il
faut effectuer les opérations suivantes :
• Charge dans le registre 𝑹𝑨 l’adresse du mot à
lire.
• Lancer la 𝑐𝑜𝑚𝑚𝑎𝑛𝑑𝑒 de lecture (𝑹/𝑾 ̅̅̅ = 𝟏)
• L’information est disponible dans le registre RI au
bout d’un certain temps (temps d’accès)
Pour écrire une information en MC il faut effectuer
les opérations suivantes :
• Charge le RA l’adresse du mot ou se fera
l’écriture
• Placer dans RI l’information à écrire
• Lancer la commande d’écriture pour transférer le
contenu du RI dans la mémoire
La capacité = 𝟐𝒌 Mots mémoire
La capacité = 𝟐𝒌 × 𝒏 Bits
K la taille du bus d’adresses (taille de RA)
n la taille du bus de données (taille de RI)
On veut réaliser une mémoire de capacité C ,Mais
nous disposons uniquement de boitiers (des circuits)
de taille inferieur ;
Un boîtier possède la même structure qu’une
mémoire, en plus de commande ̅̅̅̅
𝑪𝑺.
̅̅̅̅ :c’est une commande en logique négative qui
𝑪𝑺
permet de sélectionner (activer) un boitier
̅̅̅̅
𝑪𝑺 = 0 , Le boitier est sélectionné
̅̅̅̅ = 1 , Le boitier n’ est pas sélectionné
𝑪𝑺
Les deux mémoires de capacité C,C’ ,tel que m, m’
sont les nombres de mot , et n, n’ les tailles des mots
On suppose que C > C’
Le nombre de boitiers nécessaire :
𝑃 = 𝑚⁄𝑚′
𝑄 = 𝑛⁄𝑛′
𝑷𝑸 ∶ 𝒍𝒆 𝒏𝒐𝒎𝒃𝒓𝒆 𝒕𝒐𝒕𝒂𝒍𝒆 𝒅𝒆 𝒃𝒐𝒊𝒕𝒊𝒆𝒓𝒔 𝒏é𝒄𝒆𝒔𝒔𝒂𝒊𝒓𝒆
𝒑𝒐𝒖𝒓 𝒓é𝒂𝒍𝒊𝒔𝒆𝒆 𝒍𝒂 𝒎é𝒎𝒐𝒊𝒓𝒆 𝑴
Sélectionner les boitiers :
Les bits de poids forts d’adresses (k) ,tel que 𝑷 = 𝟐𝒌
Les autres bits d’adresses restants sont utilisés pour
sélectionner un mot dans un boitiers