Support du cours : Systèmes Logiques

Elaboré par: Nabila DHAHBI

dhahbinabila@yahoo.fr

Pour la filière: 1ère année tronc commun

Math Physique et Informatique (MPI)
2019-2020
 Chapitre 5: Circuits Séquentiels

1.Généralités
2. Les registres
Registre de mémorisation
Registre à décalage
3. Les compteurs
Compteurs asynchrones
Compteurs synchrones

2
1. Généralités
Un circuit séquentiel est un circuit numérique (logique) dont l’état à l’instant
t+1 est une fonction des entrées et de l’état précédent du système à l’instant t

St+1= f (Et , St)

On distingue deux familles de circuits séquentiels en fonction de la manière

dont les différents signaux sont acheminés sur les entrées :
- Si lors de leur acheminement vers les entrées, les signaux sont
synchronisés par un signal d’horloge externe, le circuit est dit séquentiel
synchrone
- Si chaque signal suit son propre rythme, le circuit est dit séquentiel
asynchrone.
Les circuits séquentiels les plus utilisés sont les registres, les compteurs et les
mémoires.
3
2. Les registres
Un registre est un circuit constitué de n bascules synchronisées dans lequel un
groupe d’informations binaires (mot) est conservé provisoirement en vue de
son transfert dans un autre circuit (pour traitement, affichage, mémorisation,
etc.).
Toutes les bascules sont commandées par le même signal d’horloge.

Il y a deux types de registres selon les modes d’entrée et de sortie des données
binaires :
- Les registres de mémorisation;
- Les registres à décalage.

2.1. Registre de mémorisation (Tampon ou PIPO)

C’est un registre dans lequel les différents étages sont indépendants les uns des
autres et commandés par le même signal d’horloge à entrée sortie en parallèle
Tous les bits du mot à traiter sont écrits, ou lus simultanément.

4
2.1. Registre de mémorisation (Tampon ou PIPO)
Exemple : Registre à 4 bits

Remarque: stockage en parallèle et transfert en parallèle d’un mot de 4 bits

2.2. Registre à décalage

C’est un registre utilisé principalement comme mémoire d’information
dynamique. La fonction de décalage consiste à faire glisser l’information de
chaque cellule élémentaire dans une cellule élémentaire adjacente. Le
déplacement s'effectue soit vers la droite soit vers la gauche.
Le registre à décalage consiste à décaler bit par bit un mot binaire soit vers la
gauche, soit vers la droite. Le registre à décalage peut être à écriture et à lecture
série ou parallèle.
5
2.2. Registre à décalage
Applications :
- conversion série-parallèle d’une information numérique;
- opérations de multiplications et de divisions par deux;
- mémoires à accès séquentiel.
2.2.1 Registre à écriture série et lecture série
Exemple: registre à décalage 4 bits

Après 4 pulsations de H, les 4 bits sont entrés dans le registre. Après 4 autres
cycles d’horloge, les 4 bits sont déplacés vers la sortie.

Remarque: Un registre à décalage à droite peut être utilisé comme un diviseur

par 2 alors qu’un registre à décalage à gauche peut être utilisé comme un
multiplieur par 2.
6
2.2.1 Registre à écriture série et lecture série
Exemple: Application des registres: Division et multiplication par 2n
• Décalage à droite de n bits: division par 2n

• Décalage à gauche de n bits: multiplication par 2n

7
2.2.2 Registre à écriture série et lecture parallèle

Exemple: registre à décalage 4 bits

Remarque: Lorsque l’entrée est stockée, chaque bit apparaît simultanément

sur les lignes de sortie.
Le registre à décalage est utilisé comme convertisseur série-parallèle. Il est
nécessaire à la réception lors d’une transmission série.

8
3. Les compteurs
3.1. Définitions
Compteur
Un compteur est un circuit séquentiel comportant n bascules décrivant au
rythme d’une horloge un cycle de comptage régulier ou quelconque d’un
maximum de 2n combinaisons.

Les compteurs sont utilisés non seulement pour la fonction comptage en tant
que telle mais également pour les opérations de séquencement, la division de
fréquence et aussi des opérations arithmétiques

Etat, Modulo
La combinaison des sorties d’un compteur est appelé état, et le nombre
d’états possibles d’un compteur est appelé modulo.

Exemple: un compteur avec 4 bascules a 24 combinaisons possibles soit au

maximum 16 états possibles.

9
3.2. Diviseur par 2
A partir d’un signal de fréquence donnée, on obtient un signal de fréquence
deux fois plus faible (de période double). Le diviseur de fréquence peut être
obtenu avec des montages très simples :

Qt+1=Qt

- avec une bascule JK: on veut obtenir Qt+1=Qt donc on met

J=K=1

10
3.2. Diviseur par 2
- avec une bascule D en faisant D=Q (Qt+1=Qt)

- avec une bascule RS en faisant R=Q et S= Q (Qt+1=Qt)

Remarque: Avec un diviseur par 2, la bascule change d’état à chaque coup

d’horloge actif, on obtient ainsi le compteur élémentaire le plus simple qui
compte de 0 jusqu’à 1: ou compteur modulo 2
0 1 11
3.2. Diviseur par 2
Idée : Mettre plusieurs diviseurs par 2 en cascade
Exemple : 2 bascules en cascade

Compteur modulo 4= 22

12
3.3 Compteur binaire Asynchrone Modulo N=2n
Les compteurs asynchrones sont des compteurs simples à concevoir et la
séquence de comptage est obtenue par le phénomène de division de fréquence
des différentes bascules mises en cascade.
En mettant en série n diviseurs par 2 en cascade de façon à ce que la sortie de la
bascule de rang i-1 sert d’horloge à la bascule de rang i ; on réalise un compteur
binaire modulo N=2n qui compte de 0 à N-1. Les bascules n’ayant pas toutes le
même signal d’horloge, le compteur est dit asynchrone.
Le signal d’horloge n’est reçu que par la première bascule (généralement la
bascule du plus faible poids LSB)
La séquence du comptage (comptage ou décomptage ) dépend de la nature du
front (front montant ou front descendant) au quel la bascule est sensible:
- Séquence de comptage avec :

• Bascule sensible au front montant: Hi=Qi-1

• Bascule sensible au front descendant: Hi=Qi-1

13
3.3 Compteur binaire Asynchrone Modulo N=2n

- Séquence de décomptage avec :

• Bascule sensible au front montant: Hi=Qi-1

• Bascule sensible au front descendant: Hi=Qi-1

Exemple : Soit à réaliser un compteur modulo 8 (qui compte de 0 jusqu’à 7)

avec des bascules JK sensibles à front montant:

-Modulo 8 = 23➔ n=3 ➔donc 3 bascules sont nécessaires pour

réaliser ce compteur
- Chaque bascule représente un bit
- Ces bascules seront notées par exemple: Q2Q1Q0 : Q2 est réservée
pour le bit MSB et Q0 pour le bit LSB
- Chaque bascule doit être un diviseur par 2 : Ji=Ki=1

14
3.3 Compteur binaire Asynchrone Modulo N=2n
Digramme d’état du compteur Table d’état du compteur

Chronogramme du compteur asynchrone modulo 8

➔ La séquence du comptage est toujours cadencée par l’horloge principale : H

15
3.3 Compteur binaire Asynchrone Modulo N=2n
Organigramme du compteur asynchrone modulo 8

➔La solution est marquée en rouge

➔La bascule LSB (Q0) reçoit généralement l’horloge principale (H0=H)

3.4 Compteur binaire Asynchrone Modulo N ≠ 2n

Des fois, on veut réaliser des compteurs modulo N ≠ 2n en permettant au
compteur de sauter certaines séquences dans la suite des nombres binaires. La
solution consiste toujours à mettre des diviseurs par 2 en cascade mais on
peut agir soit sur les signaux d’horloge soit sur les entrées de forçage des
bascules pour obtenir la séquence désirée.
16
3.4 Compteur binaire Asynchrone Modulo N ≠ 2n
Démarche à suivre pour concevoir le compteur asynchrone incomplet
modulo N
1. Déterminer le nombre de bascules nécessaires n tel que 2n ≥ N
2. Construire le compteur asynchrone modulo 2n en mettant en cascade des
diviseurs par 2;

3. Activer les entrées de forçage des bascules lorsque le compteur atteint la

séquence N pour arrêter le comptage et réaliser le cycle désiré.
Exemple
Soit à réaliser un compteur binaire modulo 5 (N=5) avec des bascules D à front
montant disposant d’entrées de forçage actives à l’état haut:
23 ≥ 5 ➔ on a besoin de 3 bascules soit Q2Q1Q0
Le diagramme d’état du compteur est le suivant:
0
4 1

3 2 17
3.4 Compteur binaire Asynchrone Modulo N ≠ 2n
La table d’état du compteur complet modulo 2n: Etat transitoire
Par forçage
101
000

100 001
N=5 c’est l’état qui sert à
activer le forçage
011 010
N=5  Q2=1 et Q1=0 et Q1=1
On remarque que la séquence 5 sert à activer les entrées Ri de remise à
zéro des différentes bascules pour forcer le compteur à revenir à zéro.
Organigramme du compteur asynchrone modulo 5

: Modification pour transformer le compteur modulo 8 en un compteur modulo 5

18
3.5 Compteur binaire Asynchrone de M à N
Au lieu que le cycle ne reboucle sur la valeur 0, il reboucle sur une valeur
M. Ce type de compteur est très rarement nécessaire et rencontré.

Pour la réalisation de ce type de compteur, on procède de la même façon

que pour la synthèse d’un compteur asynchrone modulo N ≠ 2n mais au
lieu que la fonction de détection de fin de cycle n’active le Reset de toutes
les bascules, celle-ci va activer les fonctions Set ou Reset des différentes
bascules, suivant l’état de début de cycle désiré.
Exemple: Compteur de 2 à 6 avec des bascules D sensibles au front montant
et des entrées de forçage actives au niveau bas.

Remarque : Lorsque le compteur atteint la séquence 7, on active les entrées

de forçage pour forcer le compteur à afficher la séquence 2 19
3.5 Compteur binaire Asynchrone de M à N
Chronogramme du compteur de 2à 6

Forçage

Inconvénients des compteurs asynchrones

Chaque bascule introduit un retard. Comme les bascules ne commutent pas sur
le même signal d’horloge, les retards s’additionnent.
Ces retards de commutation introduisent des états transitoires relativement
conséquents, particulièrement lorsque le nombre de bascules traversées est
important. ➔ Des compteurs avec des séquences erronées ! 20
3.6. Compteurs synchrones
Pour ce type de compteurs, toutes les bascules sont déclenchées en même
temps par le même signal d’horloge. Ceci évite le problème du retard de
propagation.
3.6.1 Réalisation des compteurs synchrones

Ces compteurs sont réalisés avec des bascules D ou des bascules JK. Comme
toutes les bascules doivent avoir le même signal d'horloge ( synchrone), la
séquence de comptage ne va plus être réalisée par le principe de division
de fréquence alors il faut déterminer les équations des entrées synchrones
de commande des bascules ou fonctions de comptage. Pour ce ci on a
besoin de connaître les étapes de synthèse d’un compteur synchrone quel
que soit la séquence à réaliser.

21
3.6.2 Etapes de synthèse d’un compteur binaire synchrone

Pour la synthèse d’un compteur binaire synchrone, il faut suivre les étapes
suivantes:
1 Partant du problème à définir, établir une description sous forme de
diagramme d’états (ou de transition) du compteur synchrone à réaliser;
2 En fonction du nombre d’état et de la séquence à réaliser, déterminer le
nombre de bascules nécessaires pour la représentation ;
3 Choisir une configuration des états des bascules (le rang ou la position
de chaque bascule) à respecter jusqu’à la fin de la synthèse;

4 En fonction du type de bascules à utiliser (JK ou D), déterminer la

fonction de transition pour chaque bascule;
5 Etablir le tableau de transition du compteur à réaliser;
6 Déterminer les équations (les fonctions de comptage) de chaque
entrée synchrone des bascules (tableaux de Karnaugh);
7 Proposer un logigramme.

22
3.6.2 Etapes de synthèse d’un compteur binaire synchrone

Exemple: Réaliser un compteur synchrone avec des bascules JK sensibles au front

descendant décrivant le cycle suivant: 0, 2, 3, 6.

1 digramme des états (de transition) du compteur:

2 nombre de bascules nécessaires: 4 états et le nombre 6 à afficher ➔ 3

bascules sont nécessaires
3 configuration des états de bascule: Q2Q1Q0
4 la fonction de transition pour chaque bascule: la table de transition de JK
Etat présent Etat présent J(t) K(t)
Q(t) Q(t+1)
0 0 0 x
0 1 1 x x: état indéterminé

1 0 x 1
1 1 x 0 23
 3.6.2 Etapes de synthèse d’un compteur binaire synchrone
5 le tableau de transition du compteur juste pour les états du cycle

6 les équations des entrées synchrones des différentes bascules (tableaux de

Karnaugh): J2, K2, J1, K1, J0, K0 ?

➔ J2=Q0 ➔ K2=1

J2 k2
Etats du cycle 24
Etats hors cycle
3.6.2 Etapes de synthèse d’un compteur binaire synchrone
6 les équations des entrées synchrones des différentes bascules (tableaux de
Karnaugh): J2, K2, J1, K1, J0, K0 ?

➔ J1=1 ➔ K1=Q2

➔ J 0 = Q 2 Q1 ➔ K0=1

25
3.6.2 Etapes de synthèse d’un compteur binaire synchrone
7 logigramme du compteur

Remarques
- La méthode de synthèse du compteur binaire synchrone est valable quelle
que soit la séquence à réaliser ( comptage, décomptage, régulière, non
régulière)
- la solution obtenue est indépendante du type de synchronisation (front
montant, front descendant, niveau haut, niveau bas)

26
Exercice 2 de la série 3
Réalisation de la fonction f2 avec un Mux 4➔1

27