Introduction 

:
En théorie des circuits électroniques, la logique séquentielle est un type de logique
dont les résultats ne dépendent pas seulement des données actuellement traitées mais
aussi des données traitées précédemment. Elle s'oppose à la logique combinatoire, dont
les résultats sont fonction et seulement fonction des données actuellement traitées. En
d'autres termes, la logique séquentielle utilise la notion de mémoire de stockage
(Bascules, registres, etc.) alors que la logique combinatoire n'en a pas.
L'élément de base de la logique séquentielle est la bascule ,un circuit logique capable,
dans certaines circonstances, de maintenir les valeurs de ses sorties malgré les
changements de valeurs d'entrées, c'est ainsi l’opérateur élémentaire de mémorisation.
Dans un système respectant la logique séquentielle, les tâches peuvent être effectuées
de deux manières :

 fonctionnement asynchrone : dans ce mode de fonctionnement, la sortie logique

peut changer d'état à tout moment quand une ou plusieurs entrées changent ;
 fonctionnement synchrone : le changement d'état est commandé par un signal
d'horloge, les informations évoluent en fonction du temps :
 changement d'état de la sortie sur niveau d'horloge (cas des bistables).
 changement d'état sur fronts d'horloge (cas des bascules), les
informations évoluent aux tops d'horloge (fronts montant ou descendant).
La logique séquentielle est utilisée à chaque fois que plusieurs actions doivent être
effectuées simultanément. Les applications les plus courantes sont:

 La robotique où les différents mouvements doivent être synchronisés.

 L'informatique où les différentes actions doivent être cohérentes pour que le
résultat soit celui espéré.

Objectif :

A l'issue de ce travail pratique, destiné à l’étude des circuits de base de la

logique séquentielle, nous allons :
Réaliser les bascules RS, JK et D en leur mode asynchrone et synchrone à l’aide
des opérateurs combinatoires élémentaires, puis analyser leurs fonctionnements.
Vérifier le fonctionnement de ces bascules, à l’aide des bascules intégrées à la
maquette DIGIBOARD.
Réaliser des compteurs et des décompteurs asynchrones à l’aide de ces
bascules.
Ainsi, nous allons simuler le fonctionnement de ces bascules et leur application à
l’aide du logiciel de simulation ISIS.

I-Bascules RS :

Réalisation de la bascule RS a l’aide de portes NAND :

Dans cette manipulation on va effectuer la réalisation de la bascule RS à l’aide

des portes NAND

Réalisation sur ISIS :

Apres la réalisation en changeant les combinaisons des entrées on a obtenue les

résultats illustrés dans le tableau ci-dessous :

Table de vérité :
Exécution des séquences :

 Pour les séquences RS = 00 01 00

o Pour RS= 00

- pour RS= 00 on remarque que Q= 0

o Pour RS= 01

- pour RS= 01 on remarque que Q= 1

o Pour RS= 00
 - pour RS= 01 on remarque que Q= 1

 Pour les séquences RS = 00 01 00

o Pour RS= 00

- pour RS= 00 on remarque que Q= 0

o Pour RS= 10

- pour RS= 10 on remarque que Q= 0

o Pour RS= 00

- pour RS= 00 on remarque que Q= 0.

Réalisation par le Digiboard :

 On a obtenue les mêmes résultats qu’avec ISIS.

Conclusion :

- de cela on remarque que la combinaison RS = 00 conserve l’état de l’instant

t-1 ou la combinaison précédente c’est l’état mémoire.
- La combinaison RS = 01 c’est le set mise de la sortie à 1.
- La combinaison RS = 10 c’est le Reset mise de la sortie à 0.
II- Bascule RST 
Symbole : Table de vérité :

Réalisation sous ISIS :

Nous avons réalisé sur ISIS la bascule RST, à l’aide de la bascule RS asynchrone
réalisé précédemment.

Vérification de la table de vérité:

On a simulé le fonctionnement de cette bascule, et on a constaté qu’elle vérifie bien la
table de vérité illustré ci-dessus.

Réalisation sur maquette DIGIBOARD:

Nous avons réalisé sur Ia maquette la bascule RST, à l’aide de la bascule RS
asynchrone, en faisant rajouté au entrées de celle-ci, un signal d’horloge active sur
niveau haut.
Vérification de la table de vérité:
On a vérifié la table de vérité de la bascule RST.

On conclut que :

 Au niveau haut du signal d’horloge, la sortie de la bascule RST est bien la sortie
de la bascule RS.
 Au niveau bas du signal d’horloge, la sortie ne change pas, elle fonction en état
mémoire.

III-Bascules DT :

Réalisation de la bascule RS a l’aide de la bascule RST et une porte logique:

Dans cette manipulation on va effectuer la réalisation de la bascule DT a l’aide

de la bascule RST et une porte logique.

Réalisation par ISIS :

Apres la réalisation en changeant les combinaisons des entrées on a obtenue les
résultats illustrés dans le tableau ci-dessous :

Table de vérité :

Conclusion :

- de cela on remarque que si l’horloge est à l’état 0 la bascule conserve

l’état mémoire
- Si l’horloge est à l’état 1 la bascule recopie l’entrée
Réalisation par le Digiboard :

 On a obtenue les mêmes résultats qu’avec ISIS.

IV- Bascule JKT intégrée :

 Symbole :

Table de vérité :
Diviseur de fréquence par 2:
Réalisation sous ISIS :
Nous avons réalisé sur ISIS le montage suivant à l’aide d’une bascule JK synchrone
active sur front descendant, avec J=K=1.

Simulation :

Les résultats visualisés sur l’oscilloscope digitale sont les suivantes :

 En jaune : Le signal d’horloge H.

 En bleu  : Le signal de sortie Q.

 On remarque que à chaque front descendant du signal d’horloge la sortie

Qchange d’état.
 On remarque aussi que le signal de sortie à une période double qu’au signal
d’horloge : TQ=2TH.
 On conclut, de la proportionnalité inverse entre la période et la fréquence, que
ce circuit réalise la fonction d’un diviseur de fréquence par 2.

Réalisation sur maquette DIGIBOARD:

Visualisation sur oscilloscope:

 En jaune : Le signal d’horloge H.

 En bleu  : Le signal de sortie Q.

 On remarque aussi que le signal de sortie à une période double qu’au signal
d’horloge : TQ=2TH.
 On conclut, de la proportionnalité inverse entre la période et la fréquence, que
ce circuit réalise la fonction d’un diviseur de fréquence par 2.

Diviseur de fréquence par 4:

Réalisation sous ISIS :

Nous avons réalisé sur ISIS le montage suivant à l’aide de deux bascule JK synchrone
activent sur front descendant, avec J=K=1.

Simulation :

Les résultats visualisés sur l’oscilloscope digitale sont les suivantes :

 En jaune : Le signal d’horloge H.

 En bleu  : Le signal de sortie Q1.
 En rouge :Le signal de sortie Q2.

 On remarque que à chaque front descendant de la sortie Q1, la sortie Q2change

d’état.
 On remarque aussi que le signal de sortie Q2 à une période 4 fois grande qu’au
signal d’horloge : TQ2=4TH.
 On conclut, de la proportionnalité inverse entre la période et la fréquence, que
ce circuit réalise la fonction d’un diviseur de fréquence par 4.

Réalisation sur maquette DIGIBOARD:

Visualisation sur oscilloscope:

 On remarque que le signal de sortie Q2 à une période 4 fois grande qu’au signal
d’horloge : TQ2=4TH.
 On conclut, de la proportionnalité inverse entre la période et la fréquence, que
ce circuit réalise la fonction d’un diviseur de fréquence par 4.

Conclusion :

On conclut qu’à la base de N bascule JK synchrone, active sur front descendant, on

peut réaliser un diviseur de fréquence par 2 N .

V- Bascule DT:
Diviseur de fréquence par 2:
Réalisation sous ISIS :
Nous avons réalisé sur ISIS le montage suivant à l’aide d’une bascule D synchrone,
active sur front montant.

Simulation :

Les résultats visualisés sur l’oscilloscope digitale sont les suivantes :

 En jaune : Le signal d’horloge H.

 En bleu  : Le signal de sortie Q.

 On remarque que à chaque front montant du signal d’horloge, la sortie Q

change d’état.
 On remarque aussi que le signal de sortie à une période double qu’au signal
d’horloge ; TQ=2TH.
 On conclut, de la proportionnalité inverse entre la période et la fréquence, que
ce circuit réalise la fonction d’un diviseur de fréquence par 2.

Diviseur de fréquence par 4:

Réalisation sous ISIS :
Nous avons réalisé sur ISIS le montage suivant à l’aide de deux bascule D synchrone,
activent sur front montant.

Simulation :

Les résultats visualisés sur l’oscilloscope digitale sont les suivantes :

 En jaune : Le signal d’horloge H.

 En bleu  : Le signal de sortie Q1.
 En rouge : Le signal de sortie Q2.

 On remarque que à chaque front montant du signal de sortie Q1, la sortie

Q2change d’état.
 On remarque aussi que le signal de sortie à une période 4 fois plus grande qu’au
signal d’horloge : TQ2=4TH.
 On conclut, de la proportionnalité inverse entre la période et la fréquence, que
ce circuit réalise la fonction d’un diviseur de fréquence par 4.
 Conclusion :
On conclut qu’à la base de N bascule D synchrone, active sur front montant, on
peut réaliser un diviseur de fréquence par 2 N .

VI-Etudes des compteurs Asynchrones :

Réalisation d’un décompteur asynchrone modulo 8 à l’aide de bascules JK :

On peut l’effectuer par deux méthodes :

La première méthode : on garde le même montage précédent et on affiche les

Qi

La deuxième méthode : on garde le même montage précédent sauf que

l’entrée d’horloge des autres bascules qui ont été liées au Qi doivent être lié a
la sortie Qi de la bascule qui la précède.

Réalisation par ISIS :

Réalisation par le Digiboard :

Conclusion :

- On conclut qu’à la base de N bascule JK synchrone, on peut réaliser un

compteur modulo2 N.

Réalisation d’un compteur asynchrone modulo 6 à l’aide de bascules JK :

On utilise le même montage que le compteur modulo 6 sauf qu’on va ajouter

une porte NAND pour mettre le Q2 et le Q3 à 0 des qu’on arrive a 6 qui est (Q3
Q2 Q1 = 110).

Conclusion :
Lors de ce TP on a effectué l’étude des bascules et les compteurs asynchrones
soit en utilisant leurs circuits intégrés du Digiboard ou en les réalisant par les
portes logiques afin de vérifier leurs fonctionnements et leurs tables de vérité
comme on a pu conclure que la fonction de sortie des systèmes séquentiels
dépend en plus des états des entrées des états antérieurs des sorties ces circuit
séquentiels possède une fonction mémoire et qu’il y’a deux types de circuits,
les circuits asynchrones où les sorties changent d’états dès qu’il y a
changements des états des entrées .et les circuits synchrones où les sorties
changent d’états après avoir eu une autorisation d’un signal de synchronisation
appelé signal d’horloge .