UNIVERSITÉ KASDI MERBAH OUARGLA

DÉPARTEMENT D’ELECTRONIQUE ET DES

COMMUNICATIONS
Option :Master02- Electronique des systèmes embarqués

TP : Automates programmables industriels

NOM ET PRÉNOM
Maroua Benameur
Ouissal bentadj
Amira asma darradjie
benesseddik abdessaleme

GROUPE :02
Soit les fonctions logiques suivantes :
 F 1=( a ×b )+ ( c × b ) × ( c +d ) F 2=(a+ b)×(c+b ̅ ) F 3=(a ∓b ¿)¿
Table de vérité pour F1 :

a b c d c b a × b c ×b (c +d ) F1
0 0 0 0 1 1 0 0 1 0 0
0 0 0 1 1 1 0 0 1 0 0
0 0 1 0 0 1 0 0 0 0 0
0 0 1 1 0 1 0 0 1 0 0
0 1 0 0 1 0 0 0 1 0 0
0 1 0 1 1 0 0 0 1 0 0
0 1 1 0 0 0 0 1 0 1 0
0 1 1 1 0 0 0 1 1 1 1
1 0 0 0 1 1 1 0 1 1 1
1 0 0 1 1 1 1 0 1 1 1
1 0 1 0 0 1 1 0 0 1 0
1 0 1 1 0 1 1 0 1 1 1
1 1 0 0 1 0 0 0 1 0 0
1 1 0 1 1 0 0 0 1 0 0
1 1 1 0 0 0 0 1 0 1 0
1 1 1 1 0 0 0 1 1 1 1

le circuit de F1 :

Table de vérité pour F2:

 a b c b (a+ b) (c +b) (a+ b)×(c+b) F2
0 0 0 1 0 1 0 1
0 0 1 1 0 1 0 1
0 1 0 0 1 0 0 1
0 1 1 0 1 1 1 0
1 0 0 1 1 1 1 0
1 0 1 1 1 1 1 0
1 1 0 0 1 0 0 1
1 1 1 0 1 1 1 0

le circuit de F2 :

Table de vérité pour F3:

A B F3
0 0 1
0 1 0
1 0 0
1 1 1

le circuit de F3 :

Soit les portes logiques suivantes :

«<NOT >> << NAND » « NOR » et «<XOR >>
Porte logique NOT :
Symbole logique de La porte NOT :

Table de verité :

Entrée A Sortie (NOT A)

0 1
1 0
le circuit de NOT :

Porte logique NAND :

Symbole logique de La porte NAND :

Table de verité :

A B Sortie( A NAND B)
0 0 1
0 1 1
1 0 1
1 1 0
le circuit de NAND:

Porte logique NOR:

Symbole logique de La porte NOR :

Table de verité :

A B Sortie (A NOR B)
0 0 1
0 1 0
1 0 0
1 1 0
le circuit de NOR:

Porte logique XOR :

Symbole logique de La porte XOR :

Table de verité :
 A B Sortie (A XOR B)
0 0 0
0 1 1
1 0 1
1 1 0
le circuit de XOR:

Programmation des fonctions logiques avec le langage CONT :

Schéma CONT pour F1 :

Tableau de Mnémonique :

Schéma pour F2 :

Tableau de Mnéonique :

CONT pour F3 :
Tableau de Mnémonique :

programmation des portes logiques avec le langage CONT :

port logique (NOT) :

Une porte NON utilisée avec une lampe qui s’allume lorsqu’il fait nuit. Autrement dit, en cas
d’absence de lumière sur le capteur de luminosité, la sortie est active.

Schéma CONT pour NOT :

Tableau de Mnéonique :

Port logique (NAND) :

Lorsque Entrée A et Entrée B sont toutes deux à 1, la sortie est à 0. Lorsque Entrée A et Entrée B
sont à 0 ou que l’une est à 0 et l’autre à 1, la sortie est à 1.

Schéma CONT pour NAND :

Tableau de Mnéonique :

Port logique (NOR) :

Lorsque ni Entrée A ni Entrée B n’est activée, la sortie est à 1. Lorsque Entrée A ou Entrée B est à
1, la sortie est à 0.

Schéma CONT pour NOR :

Tableau de Mnéonique :

Port logique (XOR) :

Lorsque Entrée A et Entrée B ne sont pas activées, la sortie est absente. Lorsque seule Entrée A
est activée, la branche supérieure produit une sortie à 1. Lorsque seule Entrée B est activée, la
branche inférieure produit une sortie à 1. Lorsque Entrée A et Entrée B sont activées, il n’y a pas
de sortie .

Schéma CONT pour XOR :

Tableau de Mnéonique :