École Supérieure de Technologie de Meknès

**********************

Licence professionnelle électroniques des systèmes embarquée

Compte rendu DES TRAVAUX

PRATIQUES conception VHDL

Réaliser par : En cadré par :

Ech-chahtan Imane A. LACHHAB

ANNEE UNIVERSITAIRE 2022/2023

1 Introduction :

VHDL Est un langage de description matériel destiné

à représenter le comportement ainsi que l'architecture
d’un système électronique numérique. Son nom complet
est VHSIC Hardware Description Language.
L'intérêt d'une telle description réside dans son caractère
exécutable : une spécification décrite en VHDL peut
être vérifiée par simulation, avant que la conception
détaillée ne soit terminée. En outre, les outils de
conception assistée par ordinateur permettant de passer
directement d'une description fonctionnelle en VHDL à
un schéma en porte logique ont révolutionné les
méthodes de conception des circuits numériques, ASIC
ou FPGA.
2 Comparateur à 1 bit :

2.1 Logigramme :

2.2 Table de vérité :

A B E I S
0 0 1 0 0
0 1 0 1 0
1 0 0 0 1
1 1 1 0 0

2.3 Equations des sorties :

E=A+B I = A.B S = A.B

2.4 Description VHDL :
Avec L’instruction when :

2.5 Simulation :
3 Comparateur 2 bits :

C’est un circuit permettant de comparer 2 mots de n bits chacun en indiquant sur ses sorties
S1, S2 ou S3 si le premier mot est égal, plus grand ou plus que le second

Figure 1:Schéma fonctionnel de comparateur 2 bits

3.1 Table de vérité :

 b1 b0 a1 a0 S1 S2 S3
0 0 0 0 1 0 0
0 0 0 1 0 1 0
0 0 1 0 0 1 0
0 0 1 1 0 1 0
0 1 0 0 0 0 1
0 1 0 1 1 0 0
0 1 1 0 0 1 0
0 1 1 1 0 1 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 1 0 0
1 0 1 1 0 1 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 1 0 0

3.2 Equations logiques de sorties :

3.3 Description VHDL :

3.4 Simulation :

4 Comparateur 4 bits :

4.1 Description VHDL :

4.2 Simulation :

5 Demi-Additionneur :

Considérons la cellule symbolisée sur la figure suivante, comptant deux entrées A et B, les
deux bits à sommer, et deux sorties D le résultat de la somme et C la retenue.
Ce circuit, qui permettrait d'effectuer l'addition des deux bits de plus bas poids est appelé
demi-additionneur (Half-Adder). Ecrivons la table de vérité de celui-ci.

5.1 Table de vérité :

5.2 Equations des sorties :

5.3 Description VHDL :

5.4 Simulation :

6 Additionneur complet :

Il faut en fait tenir compte de la retenue des bits de poids inférieurs, un circuit additionneur
doit donc comporter trois entrées et deux sorties, comme représenté sur la figure suivante.
A

B Additionneur complet S
HHHH
Cin COUT
6.1 Table de vérité :

Cin A B S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

6.2 Equations des sorties :

S= A ⊕ B ⊕ Cin
Cout= (A ⊕ B) Cin +AB
6.3 Description VHDL :

Avec L’instructions when :

Avec L’instruction signal
6.4 Simulation :

7 Afficheur 7 segment :

Un domaine d’application considérable des transcodeurs est celui de la conversion de donné

binaire en une forme se prêtant à un affichage numérique. Les dix chiffres 0 à9 sont affichés
au moyen d’un dispositif appelé afficheur à 7 segment lumineux qui sont des diodes
électroluminescentes (D E L).les variables A,B,C,D sont écrites en BCD les variables de
sortie a,b,c,d,e,f,g correspondent à chacun des segments de l’afficheur.
 Figure 2: Schéma fonctionnel de transcodeur BCD 7 segment

7.1 Table de vérité :

DCC D C B A a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
10 1 0 1 0 X X X X X X X
11 1 0 1 1 X X X X X X X
12 1 1 0 0 X X X X X X X
13 1 1 0 1 X X X X X X X
14 1 1 1 0 X X X X X X X
15 1 1 1 1 X X X X X X X

7.2 Equations des sorties :

7.3 Description VHDL :
7.4 Simulation :
8 Multiplexeur :

Le multiplexeur (MUX) est un sélecteur de données qui permet d’aiguiller à l’aide des
entrées de sélection (C1, C2,…, Cn) des données de provenances diverses (E1, E2,…, En) vers
une seule sortie S. L’entrée sélectionnée est définie par son adresse.

8.1 A. Multiplexeur 4 vers 1 :

8.2 Schéma et Logigramme :

8.3 Table de vérité :

C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3

8.4 Equations des sorties :

8.5 Description VHDL :

8.6 Simulation :
8.7 Multiplexeur 8 vers 1 :
8.8 Schéma :

8.9 Table de vérité :

C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2
0 1 1 E3
1 0 0 E4
1 0 1 E5
1 1 0 E6
1 1 1 E7
8.10 Equations des sorties :

8.11 Description VHDL :

8.12 Simulation :
9 Transcodeur binaire Gray :

Pour passer d’un code à un autre, on utilisera un convertisseur de code. A titre d’illustration
nous allons étudier le transcodeur binaire Gray.
Cherchons le circuit d’un transcodeur qui permet de convertir le code binaire 4 bits en code
Gray.

9.1 Table de vérité :

B4 B3 B2 B1 G4 G3 G2 G1

0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 1 0 1
1 0 1 0 1 1 1 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0
9.2 Equations des sorties :

G1 = B1 ⊕ B2
G2 = B2⊕ B3
G3 = B3 ⊕ B4
G4 =B4
9.3 Description VHDL :

9.4 Simulation :
 10 Bascule D :
 La bascule D la plus simple possède 2 entrées (entrée D et l'horloge) et une sortie Q.
À chaque front (ici montant) d'horloge, Q recopie l'entrée D.

10.1 Schéma :

10.2 Table de vérité :

D CLK Q

0 0

1 1

X 0 Mémorisation

10.3 Description VHDL :

10.4 Simulation :

11 Bascule JK :

11.1 Table de vérité :

CLK J K QA

0 0 Q Mémorisation

0 1 0

1 0 1
1 1 TOGLE
X X X Q Mémorisation

11.2 Description VHDL :

11.3 Simulation :

12 Application :

12.1 Table de vérité :

 A B C R S L
0 0 0 0 0 0
0 0 1 1 0 1
0 1 0 1 0 1
0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 0 1 1
1 1 0 0 1 1
1 1 1 0 0 0

12.2 Equations des sorties :

R= A B C + A B C + A B C
S= A B C + A B C + A B C
L= A C + B C+ A B

12.3 Description VHDL :

Avec les vecteurs :

Avec L’instruction case :
Avec L’instruction when :
12.4 Simulation :