𝟐è𝒎𝒆 Année cycle ingénieur : Génie électrique

Synthèse de l’élément
Technologie de fabrication des circuits intégrés

Réaliser par :
AICHA ADRIOUCH
HIBA TANTAOUI
Professeur responsable :
Pr. N. EL BARBRI
Définition d’un circuit intégré :
Un circuit intégré se présente sous la forme d’une pastille de silicium généralement de
quelques 𝑚𝑚2 , qui contient des éléments actifs (transistors MOS et bipolaires) et/ou
passifs (résistance, inductance et condensateurs) connectés entre eux afin de réaliser
une fonction électronique particulière.

Un bref historique :
 1947, Invention du transistor bipolaire par bardeen, Brattain et schockey.
 En 1959, le circuit intégré monolithique.
 Les premiers circuits intégrés étaient NMOS, les composants CMOS sont
proposées en 1963 par Sah.
 1965, première formulation de loi de Moore.
 Le circuit intégré de 1961 ne comporte que quelques transistors.
 Le pentium 4 comporte des millions de transistors

Les acteurs :
Industrie des systèmes, Concepteur, Fondeurs, Métiers.

Les étapes :
Départ, Conception, Fabrication, Arrivée.

Une salle blanche (ou plus exactement salle propre selon la norme ISO 14644-1)
est une pièce ou une série de pièces où la concentration particulaire est maîtrisée afin
de minimiser l'introduction, la génération, la rétention de particules à l'intérieur,
généralement dans un but spécifique industriel ou de recherche scientifique. Les
paramètres tels que la température, l'humidité et la pression relative sont également
maintenus à un niveau précis (définition selon la norme ISO 14644-1).

Consignes de sécurité
 Interdiction de travailler seul
  Port des équipements de sécurité obligatoire
 L’achat de produits sans avoir pris connaissance des risques et sans l’accord du
responsable de service est interdit.
 Ne pas effectuer des mélanges sans connaissance de l’affinité chimique, que ce
soit dans les béchers ou dans l’évier.
 Ne jamais reverser l’excédent d’un produit dans son flacon.
 Essuyer les goulots des bouteilles après usage.
 Ne pas utiliser de produits dont le flacon présente un étiquetage douteux.
 Ne pas circuler avec des produits chimiques dans des béchers…

Matériau :
Les semi-conducteurs utilisés :
Le germanium, Le silicium, Les matériaux à grand gap (SiC),
Le silicium est imposé comme le meilleur choix. Il est en effet abondant comme
matière première puisque fait à partir de sable.
D’autre part, son oxyde naturel, et dioxyde de silicium est stable.

Les étapes de fabrication :

La fabrication d’un circuit intégré consiste à mettre en œuvre un ensemble
d’étapes technologiques élémentaires dans des séquences précises.
 Le substrat
 Nettoyage
 Dopage
 Méthodes de déposition
 La gravure
 Photolithographie
 Masque

Filières et Technologie de fabrication

Différentes technologies :
•Technologie bipolaire
•Technologie CMOS
•Technologie BiCMOS

Avantages du CMOS :
1. Consommation statique nulle
2. Faible cout
3. Réduction rapide de l’échelle
4. Peu de transistors pour réaliser des fonctions électronique % aux autres
technos.
Différentes étape de la filière CMOS
1. Filière à caisson P
2. Filière à caisson N
3. Filière à double caisson N et P prix
4. Filière SOI (substrat sur isolant)
5. Filière SO

La technologie CMOS :
MOS: Métal Oxyde Silicium : CMOS = (MOS Complémentaire)
Superposition de plusieurs couches de conducteur, isolant et semi -conducteur.
Structure capacitive.

Les transistors MOS :

Les transistors MOS sont composés de deux diffusions conductrices (drain source)
séparées par un espace dont la conductivité est contrôlée par une grille (couche de
poly silicium déposée sur une couche très mince d’oxyde), le canal de transistor se
formant dans le caisson situé sous la grille Transistors MOS à enrichissement.
Dans les technologies CMOS courantes canal du transistor existent deux types de
transistors MOS: les MOS à canal n et les MOS à canal p, aussi appelé nMOS et
pMOS.
Circuit intégré de la famille CMOS: Fabriquée avec des MOS à enrichissement
canal N et canal P.

La technologie CMOS (MOS Complémentaire)

Les MOS à canal n ont des drains et sources dopés par un matériau ayant un excès de
charges négatives (électrons), les MOS à canal p ont des drains et sources dopés par un
matériau ayant un excès de charges positives (trous).

Les grandes étapes de la fabrication :

Les étapes seront décrites par une série de dessins montrant comment il est possible de
réaliser sur un wafer un pMOS, un nMOS et les interconnexions. Dans la pratique,
tous les transistors du circuit sont réalisés en même temps.Les dernières étapes
permettent de réaliser les connexions entre transistors ce qui permet de définir les
fonctions.

Fabrication des tranchés d’isolation et des puits (caisson)

Réalisation des tranchées d’isolation :
Première étape :
Dans une première phase, une mince couche d’oxyde est créé à la surface du
wafer, environ de 100 A silice.
La deuxième étape : est de faire croître par LPCVD une couche de nitrure de
silicium qui sert à la fois de masque et de couche d’arrêt dans un procédé de «
planarisation » ultérieur.
La troisième étape:
 Consiste à graver les tranchées d’isolation entre NMOS et PMOS.
 Ces tranchées seront ensuite remplies d’oxyde et serviront à isoler les
deux transistors.
 Pour les définir, on utilise un premier jeu de masques et on dépose de
manière sélective une épaisseur de résine.
La dernière étape : est une « planarisation » de l’ensemble.
 La couche de nitrure sert de couche d’arrêt.
 Enfin, on enlève par attaque chimique sélective la couche de nitrure.
 Le résultat semble mince à l’issue de toutes ces étapes mais il faut
comprendre que la réalisation de ces tranchées d’isolation est un point
capital dans la fabrication des circuits CMOS.
Réalisés des puits (caisson) dans le wafer.
Dans certains procédés les deux types de puits p et n sont implantés. Nous ne
considérons ici que les puits de type n permettant de réaliser les PMOS.
Le profil de dopage voulu est obtenu par implantation. Le masque utilisé délimite une
zone légèrement plus étendue que celle qui correspond à la tranchée comme le montre
la figure.

Le wafer est donc prêt pour envisager la fabrication des transistors.

Fabrication des transistors NMOS et PMOS (front end )
Dans un premier temps, l’oxyde résiduel est enlevé sur toute la surface.
Dans un deuxième temps, on réalise l’oxyde de grille du transistor et le matériau
conducteur de grille. Cette réalisation est cruciale pour le fonctionnement du circuit
intégré car le fonctionnement du transistor est directement lié aux phénomènes de
conduction sous l’oxyde de grille. Des études actuelles préconisent l’emploi
d’oxydes ayant une permittivité plus élevée.
La croissance de l’oxyde de grille est immédiatement suivie par la croissance du
silicium poly-cristallin déposé par méthode LPCVD.
le silicium poly-cristallin déposé sur l’ensemble de la surface est ensuite gravé en
dehors des régions protégées par la résine.
Le masque utilisé dans cette étape est critique car il délimite la longueur du canal du
transistor. Les figures ci-après illustrent cette opération.

Ensuite le wafer est à nouveau oxydé sur toute sa surface. Il faut maintenant réaliser
source et drain par implantation ionique.
Dans un premier temps, les régions faiblement dopées (zones dites LDD) sont
réalisées par implantation d’ions à basse énergie (Bore pour les zones dopées p et
Phosphore pour les zones dopées n). Ces zones à proximité du canal permettent de
réduire le champ électrique aux jonctions source-canal et drain-canal.
L’étape suivante consiste à réaliser les « espaceurs » de part et d’autre des grilles. La
technique LPCVD est utilisée pour faire croître un oxyde, en général du nitrure de
silicium, à une température d’environ 800 °C. Une gravure anisotrope de cet oxyde
conduit ensuite au dispositif de la figure ci-après.

Fabrication des espaceurs et des LDD.

La dernière étape est de finaliser la création des zones de source et de drain par
implantation d’ions BF2 pour les zones p et d’Arsenic pour les régions n. On peut
utiliser le même jeu de masques que pour les implantations LDD.
La dernière opération est un recuit à haute température pour rendre les zones
implantées électriquement actives.
À ce stade de la fabrication, les transistors PMOS et NMOS sont réalisés.

Silicium à la fin du front end.

Fabrication des interconnexions (back end).
La dernière phase est de réaliser les interconnexions. (La phase est appelée back end).
Les couches métalliques sont des composés de titane, d’aluminium et de nickel.
Technologies avancées: cuivre pour ses bonnes propriétés de conduction.
Procédé auto aligné : réalisation des contacts.
Le principe général est de déposer un métal sur l’ensemble du wafer.
Les zones recouvertes d’oxyde ne formeront pas un matériau conducteur après les
traitements thermiques. Par contre, les zones de silicium polycristallin ou de silicium
dopé formeront avec le métal déposé des régions conductrices aptes à réaliser des
contacts électriques.
Les opérations se déroulent alors de la manière suivante:
Le mince oxyde résiduel à la surface du wafer est enlevé par une attaque chimique
d’acide fluorhydrique;
Le métal (titane ou cobalt) est déposé par sputtering; Un recuit basse température
permet la formation de TiSi2. Ce « siliciure » n’est pas encore conducteur et un
deuxième recuit est nécessaire après avoir éliminé le surplus de métal déposé.
Les espaceurs et les tranchées d’isolement sont protégés contre la formation de
cette couche conductrice.
La base conductrice étant constituée, il est possible de réaliser la première couche de
connexion permettant par exemple de relier drain du NMOS et drain du PMOS dans
un inverseur. Les sources pourront être reliées à d’autres transistors par des
connexions réalisées dans le même niveau mais seront assez souvent reliées à la masse
ou à la tension d’alimentation. Dans ce cas, le deuxième niveau d’interconnexion sera
mis à contribution. On considère dans cet exemple simple que deux niveaux suffisent.
Les technologies avancées utilisent parfois 7 à 8 niveaux d’interconnexion.
L’étape suivante consiste à déposer une fine couche de nitrure de silicium qui servira
de couche d’arrêt dans une opération de gravure ultérieure.
Ensuite, une couche épaisse d’oxyde de silicium (oxyde PMD) est déposée par une
méthode plasma phase vapeur. Le résultat final est représenté figure.

Wafer oxydé
L’opération suivante est la fabrication des contacts traversants entre les transistors
et le premier niveau d’interconnexion. Ces contacts sont appelés « vias » dans la
technologie micro-électronique.
La métallisation des ouvertures :
La métallisation des ouvertures se fait alors en trois temps :
- Dépôt d’une mince couche de titane par sputtering après une phase de nettoyage
par des ions argon;
- Dépôt d’une couche mince de TiN pour protéger le silicium dans la phase
suivante;
- Remplissage des ouvertures par du tungstène en utilisant un procédé CVD à base
de WF6. Le tungstène « déborde » des ouvertures et un procédé de polissage permet
d’obtenir le dispositif représenté figure ci-contre.
Dans l’étape suivante, une couche conductrice est formée au-dessus des vias. Elle
sera gravée dans une étape ultérieure car les sources et les drains ne sont pas tous
reliés. Fabriquée par sputtering, cette couche est un empilement Ti/TiN/Al/TiN. Cet
empilement assure à la fois l’adhérence, la conductivité et limite l’électro-
migration.
La couche de TiN est une couche d’arrêt pour les attaques chimiques qui suivent.
Cette couche métallique est ensuite gravée en utilisant un nouveau jeu de masques
comme le montre la figure ci-après.
Ensuite, le diélectrique entre les niveaux 1 et 2 est déposé par CVD. Ce diélectrique est
appelé IMD1. Le polissage CMP est également employé pour obtenir une surface plane.
Un nouveau jeu de masques permet de définir les vias entre niveau 1 et niveau 2.
Notons qu’il n’est pas utile de faire passer les contacts de drain du niveau 1 au niveau 2, pour
la réalisation de l’inverseur.
Le procédé se répète comme
dans la fabrication du niveau 1
et on obtient finalement le
dispositif ci-après.

Enfin, la surface en contact avec l’extérieur est passivée pour la protéger contre les agressions
mécaniques et chimiques. Les matériaux les plus utilisés sont des verres dopés et du nitrure
de silicium.
Des ouvertures peuvent être effectuées dans l’oxyde de passivation par gravure sèche en utilisant
un masque adapté. Cette opération est pratiquée pour pouvoir faire les connexions avec les
sorties du boîtier. Ces connexions sont appelées bondings.
Le dispositif final est représenté figure ci-après.

Dispositif final avec deux niveaux de métallisation.

Finition du circuit
Tests des circuits
Après fabrication collective, chaque circuit de la tranche (wafer)
est testé par une machine munie d’une carte à pointes qui lui
permet de se connecter successivement sur les plots de chaque
circuit. Une séquence d’excitation est envoyée pour savoir si le
circuit est bon ou mauvais. Les circuits mauvais sont marqués
avec une tache d’encre et seront éliminés.

Découpage de la tranche
Montage en boîtier et marquage des circuits

Fiabilité et rendement
Notion de rendement
Les procédés de fabrication des circuits semi- conducteurs sont une succession d’étapes de photo-
lithogravure et de dopage...
La très faible dimension des motifs conçus actuellement entraîne un accroissement de la
sensibilité aux défauts induits par:
* Des dépôts de particules;

* Un désalignement des masques;

* Des défauts cristallins.

De manière à exprimer la rentabilité d’un processus de fabrication on définit son rendement:

𝑛𝑜𝑚𝑏𝑟𝑒 𝑚𝑜𝑦𝑒𝑛 𝑑𝑒 𝑏𝑜𝑛𝑛𝑒𝑠 𝑝𝑢𝑐𝑒𝑠
Y=
𝑐𝑜𝑢𝑡 𝑑𝑢 𝑡𝑒𝑚𝑝𝑠 𝑑𝑒 𝑓𝑎𝑏𝑟𝑖𝑐𝑎𝑡𝑖𝑜𝑛 𝑚𝑜𝑦𝑒𝑛

Dans le cas de la comparaison de l’efficacité entre deux lignes de production, le rendement le

plus approprié sera le suivant :
𝑛𝑜𝑚𝑏𝑟𝑒 𝑑𝑒 𝑏𝑜𝑛𝑛𝑒𝑠 𝑝𝑢𝑐𝑒𝑠 𝑝𝑎𝑟 𝑡𝑟𝑎𝑛𝑐ℎ𝑒 𝑑𝑒 𝑠𝑖𝑙𝑖𝑐𝑖𝑢𝑚
Y=
𝑛𝑜𝑚𝑏𝑟𝑒 𝑑𝑒 𝑝𝑢𝑐𝑒𝑠 𝑡𝑎𝑡𝑎𝑙 𝑡𝑟𝑎𝑛𝑐ℎ𝑒 𝑑𝑒 𝑠𝑖𝑙𝑖𝑐𝑖𝑢𝑚

Ce rendement va varier d’une tranche à l’autre et d’un lot de fabrication sur l’autre. Sur une
plus longue période, il augmente grâce aux réglages rétroactifs effectués. Lorsque le
rendement de la ligne est optimisé, la technologie est dite mature.
𝐴
−√ −1
𝐴0
Y=𝑌0 𝑒
Notion de fiabilité
- Un système est un ensemble de composants interdépendants, conçus pour réaliser
une fonction donnée, dans des conditions précises et dans un intervalle de temps
donné.
- Pour chaque système, il importe de définir clairement les éléments qui le
caractérisent:
* La fonction,
* La structure,
* Les conditions de fonctionnement,
* Les conditions d’exploitation
L’environnement dans lequel il est appelé à opérer.

𝑅(𝑡)=𝑒 −𝜆𝑡

Le Les grandes étapes de la fabrication s grandes étapes de