IUFM de Midi Pyrénées - Académie de Toulouse

Stage CPLD 2003

Contrat de formation
1° journée : 9 h à 12 h
Accueil des participants
Présentation magistrale

• Des réseaux logiques programmables aux circuits complexes

programmables : PAL, PLD, CPLD, FPGA
• De la machine à états au langage VHDL.
1° journée : 14 h à 17 h
TP1
• Réalisation d’un circuit simple à l’aide d’une machine à états
• Compilation, simulation, validation des solutions proposées
• Réalisation du diagramme d’états extraits du sujet du baccalauréat génie
électronique
• Synthèse de la journée, approfondissement, régulation
2° journée : 9 h à 12 h
TP2
• Réalisation du diagramme d’états extraits du sujet du baccalauréat génie
électronique (poursuite des travaux du TP1)
• Compilateur, simulation, validation des solutions proposées
• Extraction du codage JEDEC
• Saisie du schéma sous protéus en simulation active
• Validation des solutions
2° journée : 14 h à 16 h 45
Au choix : TP3
• Poursuite et fin des travaux de la matinée

• Réalisation d’un décompteur utilisé dans une mise de distance par ultrason.
2° journée : 16 h 45 à 17 h

• Synthèse et bilan de la formation.

IUFM Midi Pyrénées CV Stage CPLD mars 2003-03-18

1