Académique Documents
Professionnel Documents
Culture Documents
RAPPORT:
VI. CONCLUSION
I. Introduction :
L’électronique numérique est l’étude des circuits logiques
stables qui permet de faire des opérations binaires ou le domaine
scientifique s'intéressant aux systèmes électroniques dont les
états parcourent un ensemble fini de possibilités. Le
déterminisme dans les changements d'état (transitions) permet
de disposer de systèmes qui se comportent de manière stable et
fiable. Elle permet en particulier de s'affranchir de parasites et
autre déformations.
Ce type d'électronique est opposé à l'électronique analogique,
qui, elle, traite des systèmes électroniques opérant sur des
grandeurs (tension, courant, charge) variant de manière
continue.
La carte ALTERA DE2 se compose essentiellement de circuit
intégré FPGA (35000 LE) se dispose des mémoires (SRAM,
SDRAM et FLASH), convertisseurs audio, vidéo et TV, aussi
d’interfaces IrDA, Ethernet et USB. Elle est munie d’afficheurs
LED, LCD et de plusieurs boutons poussoirs.
FPGA : Centre nerveux de la carte, (Cyclone 2
EP2C35F672C6) 35000 cellules (LE), gravés dans un boitier de
672 broches (BGA).
Lors de ce TP, on réalise et on programme sur 3 bits un
afficheur 7 segments: permettant d’afficher les caractères (P, H,
1, 2, blanc) ; 8afficheurs 7segments : pour avoir les mots
((3blancs) PH121, (2blancs) PH121 (1blanc), (1blanc) PH121
(2blancs), PH121 (3blancs), H121 (3blancs) P, 121(3blancs)
PH, 21(3blancs) PH1, 1(3blancs) PH12).
II. OBJECTIFS :
III. PARTIE THEORIQUE :
xyz
a= x+y’z+yz’
b=x
c=x+yz+y’z’
d=x+y’+yz’
e=x+yz’
f=x+y
g= x+yz’
Tables de karnaugh :
YZ
X 00 01 11 10
0 0 1 0 1
1 X X 1 X
YZ
X 00 01 11 10
0 0 0 0 0
1 X X 1 X
YZ
X 00 01 11 10
0 1 0 1 0
1 X X 1 X
YZ
X 00 01 11 10
0 1 1 0 1
1 X X 1 X
YZ
X 00 01 11 10
0 0 0 0 1
1 X X 1 X
YZ
X 00 01 11 10
0 0 0 1 1
1 X X 1 X
AFFICHEUR
xyz
7 6 5 4 3 2 1 0
000 P H 1 2 1
001 P H 1 2 1
010 P H 1 2 1
011 P H 1 2 1
100 H 1 2 1 P
101 1 2 1 P H
110 2 1 P H 1
111 1 P H 1 2
P 000
H 001
1 010
2 011
Blanc 111
En binaire :
AFFICHEUR
xyz
7 6 5 4 3 2 1 0
000 111 111 111 000 001 010 011 010
001 111 111 000 001 010 011 010 111
010 111 000 001 010 011 010 111 111
011 000 001 010 011 010 111 111 111
100 001 010 011 010 111 111 111 000
101 010 011 010 111 111 111 000 001
110 011 010 111 111 111 000 001 010
111 010 111 111 111 000 001 010 011
x yz 00 01 11 10
0 1 1 0 1
1 0 1 1 1
y7=x’y’+xz+yz’)
x yz 00 01 11 10
0 1 1 0 1
1 1 0 0 1
z7=z’+x’y’
Afficheur 6 :
x yz 00 01 11 10
0 1 1 0 0
1 0 0 1 0
x6=xyz+x’y’
x yz 00 01 11 10
0 1 1 0 0
1 1 1 1 1
y6=x+y’
x yz 00 01 11 10
0 1 1 1 0
1 0 1 1 0
z6=z+x’y’
Afficheur 5:
x yz 00 01 11 10
0 1 0 0 0
1 0 0 1 1
x5=xy+x’y’z’
x yz 00 01 11 10
0 1 0 1 0
1 1 1 1 1
y5=x+yz+y’z’
x yz 00 01 11 10
0 1 0 0 1
1 1 0 1 1
z5=z’+xy
Afficheur 4:
x yz 00 01 11 10
0 0 0 0 0
1 0 1 1 1
x4=x (y+z)
x yz 00 01 11 10
0 0 0 1 1
1 1 1 1 1
y4=x+y
x yz 00 01 11 10
0 0 1 1 0
1 0 1 1 1
z4=z+xy
Afficheur 3:
x yz 00 01 11 10
0 0 0 0 0
1 1 1 0 1
x3=x (y’+z’)
x yz 00 01 11 10
0 0 1 1 1
1 1 1 0 1
y3=x’z+xy’+yz’+y’z
x yz 00 01 11 10
0 1 0 0 1
1 1 1 0 1
z3=z’+xy’)
Afficheur 2:
x yz 00 01 11 10
0 0 0 1 0
1 1 1 0 0
x2=xy’+x’yz
x yz 00 01 11 10
0 1 1 1 1
1 1 1 0 0
y2=x’+y’
x yz 00 01 11 10
0 0 1 1 0
1 1 1 1 0
z2=z+xy’
Afficheur 1:
x yz 00 01 11 10
0 0 0 1 1
1 1 0 0 0
x1=xy’z’+x’y
x yz 00 01 11 10
0 1 1 1 1
1 1 0 1 0
y1=x’+yz+y’z’
x yz 00 01 11 10
0 1 0 1 1
1 1 0 0 1
z1=z’+x’y
Afficheur 0:
x yz 00 01 11 10
0 0 1 1 1
1 0 0 0 0
x0=x’ (y+z)
x yz 00 01 11 10
0 1 1 1 1
1 0 0 1 1
y0=x’+y
x yz 00 01 11 10
0 0 1 1 1
1 0 1 1 0
z0=z+x’y
V. PARTIE PRATIQUE :
On suit les mêmes étapes de l’implémentation d’un circuit FPGA
sous QUARTUS que celles de 1er TP.
CAS 1:
CAS 2:
CAS 3:
Cas4:
CAS 5:
Cas6:
Cas7:
Cas8:
VI. CONCLUSION:
Cette manipulation nous permet de programmer et d’afficher
les caractères, aussi le blanc de 2 façons différentes : une à
partir d’un seul afficheur, l’autre à l’aide de 8 afficheurs.