USTHB FI 2020-2021 1ere Année licence Informatique et MI Module STRM1

CORRIGE SERIE N°3(Circuits Combinatoires)

Exercice 1 :
Un afficheur 7 segments fonctionne avec 7 lampes notées comme suit : une lampe est
allumée quand elle est à ‘1’.Nous voulons réaliser un circuit logique à 4 entrées et 7 sorties, ce
circuit permet d’afficher les chiffres décimaux du code BCD. A l’entrée est appliqué le code
BCD d’un chiffre, à chaque segment on fait correspondre une fonction booléenne.

Calculer les 7 fonctions Booléennes.

a
x b
Code y C.C c
BCD z c
t e
f
g
F. FERGUENE 1
Table de vérité
xy/zt 00 01 11 10
x y z t a b c d e f g
00 1 0 1 1
0 0 0 0 1 1 1 1 1 1 0
01 0 1 1 1
0 0 0 1 0 1 1 0 0 0 0
11 x x x X
0 0 1 0 1 1 0 1 1 0 1
10 1 1 x x
0 0 1 1 1 1 1 1 0 0 1

0 1 0 0 0 1 1 0 0 1 1 𝑎 = 𝑥 + 𝑧 + 𝑦𝑡 + 𝑦𝑡 = 𝑥 + 𝑧 + 𝑡 ⊕ 𝑦
0 1 0 1 1 0 1 1 0 1 1
xy/zt 00 01 11 10
0 1 1 0 1 0 1 1 1 1 1
00 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
01 1 0 1 0
1 0 0 0 1 1 1 1 1 1 1
11 x x x X
1 0 0 1 1 1 1 1 0 1 1
10 1 1 x x

xy/zt 00 01 11 10 𝑏 = 𝑧𝑡 + 𝑧𝑡 + 𝑦 = 𝑧 ⊕ 𝑡+𝑦
00 1 1 1 0
01 1 1 1 1
𝑐 =𝑧+𝑡+y
11 x x x X
10 1 1 x x F. FERGUENE 2
xy/zt 00 01 11 10 xy/zt 00 01 11 10
00 1 0 1 1 00 1 0 0 0
01 0 1 0 1 01 1 1 0 1
11 x x x X 11 x x x X
10 1 1 x x 10 1 1 x x
𝑓 = 𝑥 + 𝑦𝑧 + 𝑦𝑡+𝑧𝑡
𝑑 = 𝑥 + 𝑧𝑡 + 𝑦𝑧𝑡 + 𝑦𝑡 + 𝑦𝑧

xy/zt 00 01 11 10 xy/zt 00 01 11 10

00 1 0 0 1 00 0 0 1 1

01 0 0 0 1 01 1 1 0 1

11 x x x X 11 x x x X

10 1 0 x x 10 1 1 x x

𝑔 = 𝑥 + 𝑦𝑧 + 𝑦𝑧 + z𝑡
𝑒 = 𝑧𝑡 + 𝑦𝑡= (𝑧 + 𝑦)𝑡
= 𝑥 + 𝑦 ⊕ 𝑧 + z𝑡

Circuit à dessiner

F. FERGUENE 3
Circuit :

F. FERGUENE 4
Exercice 2 :
Réaliser les transcodeurs à 3 bits suivants :
a) Binaire – Gray.
b) Gray-binaire.
a) Binaire – Gray. Equations des sorties en fonction des entrées

On remarque sur la table de vérité que:

Xb Xg
C.C
Xg=Xb
Circuit
Yb Yg
Transcodeur Yg=?
Zb Zg Xg
YbZb 00 01 11 10 Xb
Xb
Yg
Xb Yb Zb Xg Yg Zg 0 0 0 1 1 Yb
0 0 0 0 0 0 1 1 1 0 0
0 0 1 0 0 1 Zg
Zb
𝑌𝑔 =𝑋𝑏 𝑌𝑏 + 𝑋𝑏 𝑌𝑏 = 𝑋𝑏 ⊕ 𝑌𝑏
0 1 0 0 1 1
Zg=?
0 1 1 0 1 0 YbZb 00 01 11 10
Xb
1 0 0 1 1 0
1 0 1 1 1 1 0 0 1 0 1

1 1 0 1 0 1 1 0 1 0 1

1 1 1 1 0 0 𝑍𝑔 =𝑌𝑏 𝑍𝑏 + 𝑌𝑏 𝑍𝑏 = 𝑌𝑏 ⊕ 𝑍𝑏
F. FERGUENE 5
b) Gray-binaire. Equations des sorties en fonction des entrées
Xg Yg Zg Xb Yb Zb On remarque que:
Xb=Xg
0 0 0 0 0 0
Yb=?
0 0 1 0 0 1
YgZg 00 01 11 10
0 1 1 0 1 0 Xg
0 1 0 0 1 1 0 0 0 1 1
1 1 0 1 0 0 1 1 1 0 0
1 1 1 1 0 1
𝑌𝑏 =𝑋𝑔 𝑌𝑔 + 𝑋𝑔 𝑌𝑔 = 𝑋𝑔 ⊕ 𝑌𝑔
1 0 1 1 1 0
1 0 0 1 1 1

Zb=?
Xb
YgZg 00 01 11 10 Xg
Xg
Yb
0 0 1 0 1
Yg
1 1 1
Zb
Zb
𝑍𝑏 =𝑋𝑔 ⊕ (𝑌𝑔 ⊕ 𝑍𝑔 )
F. FERGUENE 6
Exercice 5 :
On désire réaliser le circuit qui contrôle la qualité des briques dans une usine. On effectue un contrôle de qualité selon quatre critères, le poids A
et 3 dimensions (la longueur B, la largeur C et la hauteur D). En adoptant la logique : 0 pour incorrect et 1 pour correct, on peut classer les
briques en trois catégories :
Qualité X : le poids A et deux dimensions au moins sont corrects.
Qualité Y : - le poids A seul est incorrect.
-le poids A étant correct, deux dimensions au moins sont incorrectes.
Table de vérité
Qualité Z : le poids est incorrect, une ou plusieurs dimensions sont incorrectes.

1) Dresser la table de vérité du circuit (A est la variable de poids fort). A B C D X Y Z

2) Donner les expressions simplifiées de X, Y, et Z à l’aide de 0 0 0 0 0 0 1

tableaux de karnaugh. 0 0 0 1 0 0 1

AB/CD 00 01 11 10 0 0 1 0 0 0 1

0 0 1 1 0 0 1
00 0 0 0 0
0 1 0 0 0 0 1
01 0 0 0 0
11 0 1 1 1 𝑋 = 𝐴𝐵𝐶 + 𝐴𝐵𝐷 + 𝐴𝐶𝐷 0 1 0 1 0 0 1

0 1 1 0 0 0 1
10 0 0 1 0
0 1 1 1 0 1 0
AB/CD 00 01 11 10
1 0 0 0 0 1 0
00 0 0 0 0 1 0 0 1 0 1 0
01 0 0 1 0 𝑌 = 𝐴𝐶 𝐷 + 𝐴𝐵 𝐶 + 𝐴𝐵 𝐷 1 0 1 0 0 1 0
11 1 0 0 0 + 𝐴𝐵𝐶𝐷 1 0 1 1 1 0 0
10 1 1 0 1 1 1 0 0 0 1 0

1 1 0 1 1 0 0
AB/CD 00 01 11 10
1 1 1 0 1 0 0
00 1 1 1 1
01 1 1 0 1 𝑍 = 𝐴𝐵 + 𝐴 𝐶 + 𝐴𝐷 1 1 1 1 1 0 0

11 0 0 0 0
10 0 0 0 0 F. FERGUENE 7
3) Tracer le circuit de X avec uniquement des portes NANDs. 5) Réaliser Y avec :
𝑋 = 𝐴𝐵𝐶 + 𝐴𝐵𝐷 + 𝐴𝐶𝐷 = 𝐴𝐵𝐶 + 𝐴𝐵𝐷 + 𝐴𝐶𝐷 = 𝐴𝐵𝐶. 𝐴𝐵𝐷 . 𝐴𝐶𝐷
a) Avec un DEC 4*16 et portes logiques
D (question rajoutée)
A B C
A B C D X Y Z

0 0 0 0 0 0 1

0 0 0 1 0 0 1

0 0 1 0 0 0 1
X 0 0 1 1 0 0 1 S0
0 1 0 0 0 0 1 S1
0 1 0 1 0 0 1 S2
0 1 1 0 0 0 1 S3
4) Tracer le circuit deZ avec uniquement 0 1 1 1 0 1 0
S4
des portes NORs. A S5
1 0 0 0 0 1 0

décodeur
S6 Y
1 0 0 1 0 1 0 B S7
1 0 1 0 0 1 0
C S8
𝑍 = 𝐴𝐵 + 𝐴𝐶 + 𝐴𝐷 =𝐴 + 𝐵 + 𝐴 + 𝐶 + 𝐴 + 𝐷 1 0 1 1 1 0 0 S9
=𝐴+𝐵+𝐴+𝐶+𝐴+𝐷 1 1 0 0 0 1 0 D S10

4x16
1 1 0 1 1 0 0
S11
S12
1 1 1 0 1 0 0
A B C D 1 1 1 1 1 0 0 S13

S14
F Z
S15
1

F. FERGUENE 8
b) Avec un DEC 3*8 et des portes logiques.
En utilisant l’équation logique simplifiée de Y on peut écrire:

𝑌 = 𝐴𝐶 𝐷 + 𝐴𝐵𝐶 + 𝐴𝐵𝐷 + 𝐴𝐵𝐶𝐷 = 𝐴(𝐶 𝐷 + 𝐵𝐶 + 𝐵𝐷 )+𝐴𝐵𝐶𝐷

𝑌 = 𝐴(𝐶 𝐷 𝐵 + 𝐵 + 𝐵 𝐶 𝐷 + 𝐷 + 𝐵𝐷 𝐶 + 𝐶) + 𝐴𝐵𝐶𝐷
𝑌 = 𝐴(𝐵𝐶 𝐷 + 𝐵𝐶 𝐷 + 𝐵𝐶 𝐷 + 𝐵 𝐶 𝐷 + 𝐵𝐶 𝐷 + 𝐵𝐶𝐷)+𝐴𝐵𝐶𝐷
Y = 𝐴(𝐵𝐶 𝐷 + 𝐵𝐶 𝐷 + 𝐵𝐶 𝐷 + 𝐵𝐶𝐷)+ 𝐴𝐵𝐶𝐷
S0 S4 S1 S2 S7
A
S0
S1
𝐵 S2
décodeur 3x8

C S3
S4
Y
D S5
S6
S7

F. FERGUENE 9
6) Réaliser Y A B C D X Y Z
a) avec un MUX 161(question rajoutée) 0 0 0 0 0 0 1
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 D0 0 0 1 1 0 0 1
0
0 1 0 0 0 0 1
0
0 1 0 1 0 0 1
0
0
0 1 1 0 0 0 1

0 0 1 1 1 0 1 0
MUX 161

0 Y 1 0 0 0 0 1 0
1 1 0 0 1 0 1 0
1
1 0 1 0 0 1 0
1
1 0 1 1 1 0 0
1
0 1 1 0 0 0 1 0
1 1 1 0 1 1 0 0
0 1 1 1 0 1 0 0
0
1 1 1 1 1 0 0
0 D15

ABCD
F. FERGUENE 10
b) Avec un minimum de MUX 4*1.
A B C D X Y Z
A partir de la T de V on peut écrire la sortie Y comme suit
0 0 0 0 0 0 1

𝑌 = 𝐴𝐵𝑌0 𝐶, 𝐷 + 𝐴𝐵𝑌1 𝐶, 𝐷 + 𝐴𝐵𝑌2 𝐶, 𝐷 + AB𝑌3 (C, D) 0 0 0 1 0 0 1

0 0 1 0 0 0 1
0 0 1 1 0 0 1

0 D0
0 1 0 0 0 0 1
0 D1 0 1 0 1 0 0 1
0 D2
MUX
0 D3 41 0 1 1 0 0 0 1
C 0 1 1 1 0 1 0
D
1 0 0 0 0 1 0
0 D0
0 D1 MUX 1 0 0 1 0 1 0
0 D2 41
D3 1 0 1 0 0 1 0
1
D0
Y
C MUX 1 0 1 1 1 0 0
D1
D D2 41 1 1 0 0 0 1 0
D3
1 D0 1 1 0 1 1 0 0
1 D1 MUX
1 D2 41 1 1 1 0 1 0 0
0 D3 A B 1 1 1 1 1 0 0
C
D
1 D0
MUX
0 D1
41
0 D2
0 D3
F. FERGUENE 11
 Circuit après Simplification
0

0 D0
0 D1 MUX
0 D2 41
1 D3
D0 Y
C D1 MUX
D D2 41
D3

1 D0
0 D1 MUX
0 D2 41 A B
0 D3

F. FERGUENE 12
Exercice 3 :
On souhaite réaliser un comparateur à deux bits. Il possède
deux entrées sur deux bits A1A0 , B1B0 et trois sorties :
E =1 si A1A0 = B1B0
I=1 si A1A0 ˂ B1B0
S=1 si A1A0 ˃ B1B0 2. Simplifier les équations logiques à l’aide des tableaux de karnaugh.
1. Donner la table de vérité du circuit. A1A0/B1B0 00 01 11 10
A1 A0 B1 B0 E I S 00 1 0 0 0
𝐸 = 𝐴1 𝐴0 𝐵1 𝐵0
0 0 0 0 1 0 0 01 0 1 0 0 +𝐴1 𝐴0 𝐵1 𝐵0 +𝐴1 𝐴0 𝐵1 𝐵0+𝐴1 𝐴0 𝐵0 𝐵1
0 0 0 1 0 1 0 11 0 1
0 0 1 0 0 1 0 10 0 0 0 1
0 0 1 1 0 1 0
A1A0/B1B0 0 01 11 10
0 1 0 0 0 0 1
0
0 1 0 1 1 0 0
00 0 1 1 1 I= 𝐴1 𝐴0 𝐵0 + 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0
0 1 1 0 0 1 0
01 0 0 1 1
0 1 1 1 0 1 0
11 0 0 0 0
1 0 0 0 0 0 1
10 0 0 1 0
1 0 0 1 0 0 1
1 0 1 0 1 0 0
A1A0/B1B0 0 01 11 10
1 0 1 1 0 1 0 0
1 1 0 0 0 0 1 00 0 0 0 0
S= 𝐴1 𝐴0 𝐵0 + 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐵1
1 1 0 1 0 0 1 01 1 0 0 0
1 1 1 0 0 0 1 11 1 1 0 1
1 1 1 1 1 0 0 10 1 1 0 0
13
F. FERGUENE
Réaliser la fonction E à l’aide de portes NOR.

𝐸 = 𝐴1 𝐴0 𝐵1 𝐵0 + 𝐴1 𝐴0 𝐵1 𝐵0 +𝐴1 𝐴0 𝐵1 𝐵0+𝐴0 𝐴1 𝐵0 𝐵1

𝐸 = 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0 + 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0 + 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0 + 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0

E= 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0 + 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0 + 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0 + 𝐴1 + 𝐴0 + 𝐵1 + 𝐵0

Circuit à dessiner

Réaliser la fonction I à l’aide de portes NAND.

I= 𝐴1 𝐴0 𝐵0 + 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0 = 𝐴1 𝐴0 𝐵0 + 𝐴1 𝐵1 + 𝐴0 𝐵1 𝐵0 = 𝐴1 𝐴0 𝐵0 𝐴1 𝐵1 𝐴0 𝐵1 𝐵0

Circuit à dessiner

F. FERGUENE 14
5) Réaliser la fonction S en utilisant un multiplexeur 4*1 et des portes logiques.
A1 A0 B1 B0 E I S
0 0 0 0 1 0 0
En analysant la table de vérité on peut réaliser le circuit suivant:
0 0 0 1 0 1 0
0 0 1 0 0 1 0
0 0 1 1 0 1 0 0 D0
0 1 0 0 0 0 1 D1 MUX S
B1
0 1 0 1 1 0 0 D2 41
B0
D3
0 1 1 0 0 1 0
0 1 1 1 0 1 0
A1 A0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 1 0 0
Solution Avec un MUX 81
1 0 1 1 0 1 0
1 1 0 0 0 0 1
uniquement
A1
1 1 0 1 0 0 1
0
1 1 1 0 0 0 1
0
1 1 1 1 1 0 0 1

A0 B1 B0

F. FERGUENE 15
6) Réaliser la fonction E à partir d’un DEC 2*4 et d’un Mux 4*1.

A1 A0 B1 B0 E I S
0 0 0 0 1 0 0
0 0 0 1 0 1 0
0 0 1 0 0 1 0 S0 D0

décodeur 2X4
0 0 1 1 0 1 0
B1 S1 D1 MUX E
0 1 0 0 0 0 1 B0 41
S2 D2
0 1 0 1 1 0 0
S3 D3
0 1 1 0 0 1 0
0 1 1 1 0 1 0
1 0 0 0 0 0 1
A1 A0
1 0 0 1 0 0 1
1 0 1 0 1 0 0
1 0 1 1 0 1 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 1 0 0

F. FERGUENE 16
Exercice 4 :
Soit le montage de la figure ci-dessous, réalisé à partir de trois multiplexeurs MUX-1, MUX-2 et MUX-3 chacun
à 4 entrées.
1) Donner l’expression logique de Z en fonction de A, B, C, D et E.

𝑆1
𝑆1 = 𝐵 𝐴. 1 + 𝐵𝐴.1=B ⊕A
𝑆2 = D𝐶
𝑍 = 𝑆2 𝑆1 . 𝐸 + 𝑆2 𝑆1 𝐸
𝑍 = (D𝐶 . E+ D𝐶 𝐸 ) (𝐵 𝐴 + 𝐵𝐴)
𝑆2

2) Réaliser le circuit de Z avec des portes OU exclusifs.

𝑍 = (B ⊕ A)(D𝐶 ⊕ E)
ABC DE

F. FERGUENE 17
3) On veut réduire le nombre de MUXs à un seul MUX 8*1, réaliser le circuit correspondant, on peut utiliser
des portes logiques si nécessaire.

𝑍 = (D𝐶 . E+ D𝐶 𝐸 ) (𝐵 𝐴 + 𝐵𝐴) = 𝐵𝐴𝐸D𝐶 + 𝐵𝐴 𝐸 D𝐶 +𝐵𝐴ED𝐶 + 𝐵𝐴𝐸 D𝐶

011 D3 010 D2 101 D5 100 D4

0 D0
D 0 D1
D2
C
D3 Z

MUX 81
D4
D5
0 D6
0 D7

B A E

F. FERGUENE 18
Exercice 6:
On désire réaliser un circuit qui permet d’éviter le blocage des roues d’une voiture pendant le freinage. Pour cela, on a
besoin de la vitesse de chacune des roues avant. Elle est codée sur 4 bits comme suit :
A, B : pour la vitesse de la roue gauche ;
C, D : pour la vitesse de la roue droite.
Le circuit à étudier génère deux sorties de freinage Fg pour la roue gauche et Fd pour la roue droite selon le
fonctionnement suivant :
Si la vitesse des deux roues est la même, les deux sorties Fg et Fd sont à 0.
Si la vitesse de la roue gauche est supérieure à celle de la roue droite, on freine la roue gauche (Fg = 1 ; Fd = 0).
Si la vitesse de la roue gauche est inférieure à celle de la roue droite, on freine la roue droite (Fg = 0 ; Fd = 1).
Table de vérité 2) Par la méthode de karnaugh, donner les fonctions disjonctives simplifiées de Fg et Fd.
A B C D Fg Fd
AB/CD 00 01 11 10
0 0 0 0 0 0
0 0 0 1 0 1 00 0 0 0 0 𝐹𝑔 = 𝐴𝐶 + 𝐵𝐶 𝐷 + 𝐴𝐵𝐷
0 0 1 0 0 1 01 1 0 0 0
0 0 1 1 0 1 11 1 1 0 1
0 1 0 0 1 0
10 1 1 0 0
0 1 0 1 0 0
0 1 1 0 0 1
AB/CD 00 01 11 10
0 1 1 1 0 1
1 0 0 0 1 0 00 0 1 1 1
1 0 0 1 1 0 01 0 0 1 1
𝐹𝑑 = 𝐴𝐶+𝐴𝐵 𝐷+𝐵 𝐶𝐷
1 0 1 0 0 0 11 0 0 0 0
1 0 1 1 0 1
10 0 0 1 0
1 1 0 0 1 0
1 1 0 1 1 0
1 1 1 0 1 0
F. FERGUENE 19
1 1 1 1 0 0
3)Réaliser le circuit de Fg à l’aide de portes NAND uniquement.
𝐹𝑔 = 𝐴𝐶 + 𝐵𝐶 𝐷 + 𝐴𝐵𝐷
= 𝐴𝐶 + 𝐵𝐶 𝐷 + 𝐴𝐵𝐷
= 𝐴𝐶 . 𝐵𝐶 𝐷. 𝐴𝐵𝐷

A B C D

Fg

F. FERGUENE 20
4) Réaliser Fg avec un DEC 3*8 et des portes D’aprés la T de V on peut écrire
A B C D Fg Fd
0 0 0 0 0 0 𝐹𝑔 = 𝐴𝐹1𝑔 𝐵, 𝐶, 𝐷 + 𝐴𝐹2𝑔 𝐵, 𝐶, 𝐷
0 0 0 1 0 1
0 0 1 0 0 1
0 0 1 1 0 1
𝐹1𝑔 A
0 1 0 0 1 0
0 1 0 1 0 0 S0 𝐹1𝑔
0 1 1 0 0 1 S1
0 1 1 1 0 1
𝐵 S2

décodeur 3x8
1 0 0 0 1 0
1 0 0 1 1 0 C S3
Fg
1 0 1 0 0 0 S4
𝐹2𝑔
1 0 1 1 0 1
𝐹2𝑔 D S5
1 1 0 0 1 0
S6
1 1 0 1 1 0
1 1 1 0 1 0 S7
1 1 1 1 0 0

F. FERGUENE 21
Réaliser Fd à l’aide de MUX 4*1.
A B C D Fg Fd
A partir de la T de V on peut écrire la sortie Fd comme suit
0 0 0 0 0 0

𝐹𝑑 = 𝐴𝐵 𝐹1𝑑 𝐶, 𝐷 + 𝐴𝐵𝐹2𝑑 𝐶, 𝐷 + 𝐴𝐵𝐹3𝑑 𝐶, 𝐷 + AB𝐹4𝑑 (C, D) 0 0 0 1 0 1

0 0 1 0 0 1 𝐹1𝑑 (C,D)
0 D0 0 0 1 1 0 1
1 D1 0 1 0 0 1 0
1 D2
MUX
D3 41 0 1 0 1 0 0
1
𝐹2𝑑 (C,D)
0 1 1 0 0 1
C
D 0 1 1 1 0 1

0 D0 1 0 0 0 1 0
0 D1 MUX
C
1 D2 41
1 0 0 1 1 0
𝐹3𝑑 (C,D)
D3 1 0 1 0 0 0
1
D0
Fd 1 0 1 1 0 1
C MUX
D1
D 41 1 1 0 0 1 0
D2
D3 1 1 0 1 1 0
0 D0 𝐹4𝑑 (C,D)
1 1 1 0 1 0
0 D1 MUX
0 D2 41 1 1 1 1 0 0
1 D3 A B
C
D
0
0
MUX =0
41
0
0

F. FERGUENE 22