Ecole National Des

Sciences Appliquées

Compte-Rendu
TP1 : VHDL
Réalisé par :
SAAD ELHANIF
MOUAD KAROUMI

Encadré par :
Mr.Aboubakr El Hammoumi
Introduction:
Dans le domaine de l'électronique numérique, la conception et la simulation de circuits
numériques revêtent une importance cruciale. Le langage VHDL (VHSIC Hardware
Description Langage) est un outil essentiel pour la modélisation et la simulation de
systèmes numériques complexes.
Ce compte-rendu présente les résultats des Travaux Pratiques réalisés en utilisant le
langage VHDL. Ces travaux ont pour objectif de se familiariser avec les concepts
fondamentaux de la conception de circuits numériques, tout en permettant d'acquérir des
compétences pratiques dans l'utilisation de VHDL pour la modélisation et la simulation.
Au cours de ce rapport, nous décrirons les différentes étapes de chaque TP, en
commençant par la spécification des besoins du circuit à concevoir, en passant par la
conception du circuit en VHDL, jusqu'à la simulation et la vérification des fonctionnalités du
circuit.
OBJECTIFS :

• Découvrir l’environnement de développement VHDL de Xilinx.

• Réaliser des fonctions booléennes et des circuits numériques à l’aide
des descriptions VHDL avec des descriptions par flots de données /
structurelle.

1
I. Premières descriptions en VHDL sous XILINX
1- Créer un nouveau projet en suivant le guide d’utilisation du logiciel « Xilinx ».
2- Créer le premier fichier source pour décrire une simple porte ET à deux entrées.

2
I. Premières descriptions en VHDL sous XILINX
1- Créer un nouveau projet en suivant le guide d’utilisation du logiciel « Xilinx ».
2- Créer le premier fichier source pour décrire une simple porte ET à deux entrées.
Simulation de fonctionnement:

a=0 a=1 a=0 a=1

b=0 b=0 b=1 b=1

3
I. Premières descriptions en VHDL sous XILINX
3- Dans le même projet, créer un autre fichier source où vous allez insérer pour une
seule entité deux architectures associées à deux portes logiques XOR

4
I. Premières descriptions en VHDL sous XILINX
3- Dans le même projet, créer un autre fichier source où vous allez insérer pour une
seule entité deux architectures associées à deux portes logiques XOR
Simulation de fonctionnement:

a=0 a=1 a=0 a=1

b=0 b=0 b=1 b=1

5
I. Premières descriptions en VHDL sous XILINX
3- Dans le même projet, créer un autre fichier source où vous allez insérer pour une
seule entité deux architectures associées à deux portes logiques NAND.

6
I. Premières descriptions en VHDL sous XILINX
3- Dans le même projet, créer un autre fichier source où vous allez insérer pour une
seule entité deux architecture associée à deux porte logique NAND.
Simulation de fonctionnement:

a=0 a=1 a=0 a=1

b=0 b=0 b=1 b=1

7
I. Premières descriptions en VHDL sous XILINX
4- Coder en VHDL la fonction booléenne suivante, en utilisant un bus S pour les entrées
S1 et S0 :

8
I. Premières descriptions en VHDL sous XILINX
4- Coder en VHDL la fonction booléenne suivante, en utilisant un bus S pour les entrées
S1 et S0 :

Simulation de fonctionnement:

9
 II. Description VHDL structurelle
Dans cette partie, nous allons découvrir les différentes façons d’utiliser la description structurelle d’un circuit.
1- Décrire avec une description VHDL structurelle, une porte OU à 4 entrées en utilisant un composant "porte OU
à deux entrées ".
Pour cela, créer deux fichiers sources où chacun va contenir une paire entité/architecture.

10
 II. Description VHDL structurelle
Dans cette partie, nous allons découvrir les différentes façons d’utiliser la description structurelle d’un circuit.
1- Décrire avec une description VHDL structurelle, une porte OU à 4 entrées en utilisant un composant "porte OU
à deux entrées ".
Simulation de fonctionnement de OR_4 entrées:
Force clock :
a(0,1,1ns) ; b(0,1,2ns) ; c(0,1,4ns) ; d(0,1,8ns), pour avoir tous les cas possibles.

11
II. Description VHDL structurelle
2- Comme tout programme VHDL peut contenir plus d’une paire entité/architecture, dans la description
structurelle, on peut utiliser un seul fichier pour décrire le « composant » et « le circuit principal ». Pour chaque
paire, on déclare les librairies nécessaires.
- Créer de nouveau un seul fichier source et décrire le même circuit que précédemment.

12
II. Description VHDL structurelle
2- Comme tout programme VHDL peut contenir plus d’une paire entité/architecture, dans la description
structurelle, on peut utiliser un seul fichier pour décrire le « composant » et « le circuit principal ». Pour chaque
paire, on déclare les librairies nécessaires.
Simulation de fonctionnement :
Force clock :
a(0,1,1ns) ; b(0,1,2ns) ; c(0,1,4ns) ; d(0,1,8ns)

13
II. Description VHDL structurelle
3- Synthétiser le « FULL-ADD » ci-dessous en utilisant une description structurelle.
Utiliser trois components pour la porte ET, la porte XOU et la porte OU.

14
II. Description VHDL structurelle
3- Synthétiser le « FULL-ADD » ci-dessous en utilisant une description structurelle.
Utiliser trois components pour la porte ET, la porte XOU et la porte OU.
Simulation de fonctionnement :
Force clock:
cin(0,1, 1ns) ; Y(0,1, 2ns) ; X(0,1, 4ns) .

14
Conclusion:

L'utilisation de VHDL a offert une approche structurée et modulaire pour la conception des
circuits, facilitant ainsi la compréhension et la gestion de projets complexes. Les
fonctionnalités de simulation ont également permis de vérifier le comportement attendu des
circuits avant leur implémentation physique, ce qui est essentiel pour garantir leur bon
fonctionnement.
Cependant, tout au long de ces travaux, nous avons également rencontré des défis,
notamment dans la traduction des spécifications en une conception VHDL précise, ainsi
que dans la détection et la correction d'erreurs de conception.
En conclusion, ce rapport témoigne de l'importance de l'apprentissage et de la maîtrise du
langage VHDL pour tout professionnel ou étudiant en électronique numérique.