Académique Documents
Professionnel Documents
Culture Documents
___________ Chapitre 13
CD\SE\Cours\Chap13
M. Correvon
T A B L E
D E S
M A T I E R E S
PAGE
13.
BOUCLES A VERROUILLAGE DE PHASE .......................................................................................................1 INTRODUCTION.......................................................................................................................................................1 Gnralits ............................................................................................................................................ 1 Principe ................................................................................................................................................. 1 lments constitutifs ............................................................................................................................. 3 COMPARATEUR DE PHASE......................................................................................................................................3 Rle du dtecteur de phase.................................................................................................................... 3 Comportement du dtecteur de phase ................................................................................................... 3 Types de dtecteurs de phase ................................................................................................................ 4 Comparateur de phase analogique......................................................................................................... 4 Dtecteur de phase numrique ............................................................................................................ 11 Le comparateur de phase frquence ................................................................................................. 18 OSCILLATEURS COMMANDS EN TENSION VCO ................................................................................................26 Oscillateur de type LC (sinusodal)..................................................................................................... 26 Oscillateurs relaxation ...................................................................................................................... 29 Le multivibrateur astable..................................................................................................................... 32 Oscillateur numrique ......................................................................................................................... 35 FILTRES DE BOUCLE .............................................................................................................................................37 Premier type : filtre passif comportant un ple ................................................................................... 37 Deuxime type : filtre passif comportant un ple et un zro............................................................... 38 Troisime type : filtre actif intgrateur du 1er ordre ............................................................................ 39 Attnuation supplmentaire................................................................................................................. 40 Exemple de filtres plus labors.......................................................................................................... 41 FONCTION DE TRANSFERT GNRALE DE LA BOUCLE DE VERROUILLAGE DE PHASE.........................................42 Le dtecteur de phase .......................................................................................................................... 42 Le filtre................................................................................................................................................ 42 Le VCO ............................................................................................................................................... 42 Fonction de transfert du diviseur de frquence ................................................................................... 43 FONCTIONNEMENT DANS LE DOMAINE LINAIRE................................................................................................44 Fonction de transfert de la boucle. ...................................................................................................... 44 Fonction drive de la fonction de transfert ........................................................................................ 44 Comportement de la boucle en fonction du type de filtre utilis......................................................... 45 Boucle utilisant un comparateur phase frquence ............................................................................ 50 Comportement d'une boucle diverses sollicitations.......................................................................... 51 FONCTIONNEMENT DANS LE DOMAINE NON LINAIRE........................................................................................61 Plage de synchronisation ou de dcrochage ........................................................................................ 61 Plage d'acquisition ou d'accrochage .................................................................................................... 65
13.2 13.2.1 13.2.2 13.2.3 13.3 13.3.1 13.3.2 13.3.3 13.3.4 13.3.5 13.3.6 13.4 13.4.1 13.4.2 13.4.3 13.4.4 13.5 13.5.1 13.5.2 13.5.3 13.5.4 13.5.5 13.6 13.6.1 13.6.2 13.6.3 13.6.4 13.7 13.7.1 13.7.2 13.7.3 13.7.4 13.7.5 13.8 13.8.1 13.8.2
Bibliographie
Page 1
13. BOUCLES A VERROUILLAGE DE PHASE 13.2 INTRODUCTION 13.2.1 Gnralits Les boucles verrouillage de phase (Phase-Locked Loops or PLL) ou encore boucles asservissement de phase, ont t inventes par De Bellescize en 1932 pour faire de la dtection synchrone. La mise en uvre de ce principe tait dlicate compte tenu des moyens de l'poque, ce qui explique que sa gnralisation ait d attendre les progrs de la technologie. Aprs l'apparition des circuits intgrs, l'utilisation des boucles verrouillage de phase s'est tendue de faon considrable dans tous les domaines des tlcommunications, des mesures, etc On peut distinguer deux types d'applications : L'utilisation de la boucle de phase comme filtre passe-bande trs troit. C'est le cas, par exemple, pour rcuprer un signal porteur noy dans du bruit. L'utilisation de la boucle de verrouillage de phase comme multiplieur de frquence. C'est le cas de certains synthtiseurs de frquence. 13.2.2 Principe Une boucle verrouillage de phase est un systme boucl dans lequel la grandeur asservie est la phase d'un signal alternatif. La Figure 13-1 reprsente le schma fonctionnel d'une PLL.
Signal d'entre ui(t)=i cos(it+i) Sortie en tension u0(t)
Dtecteur de Phase
uE(t)
Filtre
VCO Sortie en frquence uosc(t)=osc cos(osct+osc) Free-Running Frequency Fosc [Hz] osc F = osc (frquence pour laquelle U0=0) 2
Le rle de la boucle est d'asservir la pulsation de l'oscillateur sur celle du signal d'entre, l'oscillateur dlivrant un signal de la forme
13.1
Le principe de l'asservissement est alors le suivant (On suppose ici que la pulsation du signal de l'oscillateur est gale celle du signal d'entre). Le comparateur de phase compare en permanence la phase du signal dlivr par l'oscillateur, osc, celle du signal d'entre, i, et dlivre une tension uE(t) lie directement l'cart de phase
CD:\SE\Cours\Chap13
Page 2
correspondant, E = i - osc. Cette tension uE(t) est applique l'entre du filtre de boucle, de type passe-bas, dont le rle sera prcis plus loin. La tension u0(t), en sortie du filtre, commande la frquence de l'oscillateur dans un sens tel que la pulsation de sortie soit gale en permanence celle du signal d'entre.
Ainsi le rle de la boucle verrouillage de phase est de faire en sorte que les frquences des signaux appliqus sur les deux entres du comparateur de phase soient identiques, les phases de ces deux signaux pouvant tre diffrentes.
Deux questions peuvent tre poses a priori. 1. Pourquoi parler de boucle verrouillage de phase si le but est d'obtenir des frquences identiques sur les deux accs du comparateur de phase ? 2. Pourquoi utiliser une boucle verrouillage de phase si le but est d'obtenir en sortie un signal dont la frquence est gale celle du signal d'entre ? La boucle ne pourrait-elle pas tre remplace par un simple fil reliant l'entre et la sortie ? A la premire question, on peut rpondre de la faon suivante. Dans tout asservissement, il existe, l'quilibre, une diffrence non nulle entre la grandeur applique l'entre et celle dlivre en sortie. Ainsi si on ralisait une comparaison des frquences des signaux d'entre et de sortie, au lieu d'effectuer une comparaison des phases, il subsisterait, l'quilibre, une diffrence de frquence non nulle. On prfre donc raliser un asservissement portant sur des grandeurs qui sont les intgrales des frquences des signaux considrs, c'est--dire les phases des signaux, un coefficient multiplicatif 2 prs. A l'quilibre, il subsiste donc une diffrence de phase constante entre l'entre et la sortie, mais les pulsations sont identiques.
La rponse la deuxime question peut tre formule de la manire suivante. La Figure 13-1 reprsente une boucle verrouillage de phase "retour unitaire". Sous cette forme, la boucle peut par exemple servir de filtre passe-bande, la bande passante pouvant tre faible. C'est le cas de l'utilisation de la boucle pour rcuprer un signal lorsque le rapport signal sur bruit est faible.
uE(t) Sortie en tension u0(t)
Dtecteur de Phase
Filtre
:N
VCO
Free-Running Frequency F osc [Hz] Fosc= osc (frquence pour laquelle U 0=0) 2
CD:\SE\Cours\Chap13
Page 3
La boucle verrouillage de phase peut galement tre utilise pour faire de la multiplication de frquence. En effet, insrons un diviseur dans la boucle de retour conformment la Figure 13-2.
Lorsque le verrouillage a lieu, les pulsations des signaux appliqus sur les entres du comparateur de phase sont gales comme on le sait. Il en rsulte donc que le signal appliqu l'entre du diviseur est N fois plus grand. L'oscillateur dlivre donc un signal dont la pulsation est gal N0. Si de plus, on suppose que le facteur de division puisse tre modifi, ce dispositif permet de dlivrer un grand nombre de pulsations, avec un pas lmentaire gal 0. Ce principe est mis en oeuvre dans certains synthtiseurs de frquence. Remarques Le diviseur utilis dans la boucle prcdente est de type numrique. Le signal en sortie du diviseur est donc numrique. La pulsation 0 indique en sortie du diviseur sur la Figure 13-2 correspond donc au fondamental du signal correspondant. Lorsque l'oscillateur dlivre un signal sinusodal, il est ncessaire de le transformer en un signal carr, l'aide d'un comparateur de tension, avant d'attaquer le diviseur. Bon nombre de comparateurs de phase numriques peuvent tre attaqus directement par le signal issu du diviseur.
Les lments constitutifs de ce circuit sont un comparateur de phase, un filtre passe-bas, un oscillateur contrl en tension (ou VCO : Voltage Controlled Oscillateur).
Le dtecteur ou comparateur de phase doit fournir, aprs filtrage, une tension continue ou lentement variable proportionnelle l'cart de phase existant entre les deux signaux d'entre et de retour de boucle
i, i
uE=KD(i-N) =KDE
N, N
Figure 13-3 : Dtecteur ou comparateur de phase
Le comportement du dtecteur de phase doit tre tudi en fonction des critres suivants : linarit (KD constant ?).
CD:\SE\Cours\Chap13
Page 4
Limite des carts de phase admissibles. Comportement en prsence de signaux de mme frquence et d'amplitude variable. Comportement en prsence de signaux de frquences diffrentes.
Il existe deux familles de dtecteurs de phase 1. Les dtecteurs de phase analogique. 1.1 Ce sont les dtecteurs les plus utiliss. 1.2 Ils sont utiliss lorsque le signal d'entre est sinusodal, et en particulier en prsence de bruit. 2. Les dtecteurs de phase numriques 2.1 Ils sont de plus en plus utiliss en technologie CMOS, TTL ou ECL. 2.2 Signaux d'entre impulsionnels ou carrs avec des niveaux compatibles. 2.3 Les plus simples sont de type combinatoire (fonctionnent avec les niveaux 0 et 1 logiques). 2.4 Les plus sophistiqus sont squentiels (fonctionnent sur les flancs).
13.3.4 Comparateur de phase analogique
Le dtecteur de phase analogique est en fait un multiplieur analogique simplifi, aussi connu sous le nom de "balanced mixer" 13.3.4.1 Le multiplieur de phase analogique linaire
uN(t)
uE(t)=Kui(t)uN(t)
CD:\SE\Cours\Chap13
Page 5
Dans cette expression le terme cos(2 0 t + i + N ) doit tre limin par filtrage pour viter une modulation parasite de l'oscillateur. Un des rles du filtre de boucle est dont de rejeter ce terme. K Le terme restant, U i U N cos( i N ) , reprsente la tension de commande qui est 2 applique l'oscillateur, un facteur prs si un amplificateur est associ au filtre.
U=f(Ui, UN, i, N)
U KU i N 2
A - -/2 0
B /2 E=i-N
-/2
/2
Il s'agit d'une fonction cosinusodale qui devient nulle pour i N = / 2 . Lorsque la boucle est verrouille et fonctionne sa frquence centrale, les deux signaux d'entre et de retour sont donc dphass de + / 2 ou / 2 . Si la boucle est de signe positif, le point d'accrochage se situera en A ( / 2) car, en ce point, une variation positive du dphasage provoque une variation positive de la tension d'erreur. Inversement, si la boucle est de signe ngatif, le point d'accrochage se situera en B. L'un de ces points est donc forcment stable et l'autre instable; le choix se fera automatiquement. Le fonctionnement de ce type de dtecteur de phase n'est linaire que si l'on travaille autour de l'erreur nulle (point A ou B). La pente de la fonction u 0 = f ( i N ) dfinit la fonction de transfert et dpend des amplitudes de crte i et N. Si l'on considre que la PLL est verrouille et fonctionne autour de sa frquence centrale, on trouve KD = u E ( i n )
i
=
n =0
K U i U N 2
13.4
Lorsque la boucle n'est pas verrouille, les frquences d'entre et de retour sont diffrentes. On a alors, en ngligeant i et N :
CD:\SE\Cours\Chap13
Page 6
sin( t ) ui (t ) = U i i sin( t ) u (t ) = U
N N N
13.5
Deux pulsations ( i + N ) et ( i N ) apparaissent. Cette dernire reprsente la pulsation de battement que laisse passer le filtre passe-bas, si elle est suffisamment basse afin de permettre l'accrochage de la boucle. 13.3.4.2 Le multiplieur analogique dcoupage (ou modulateur balanc)
La mise en uvre des multiplieurs analogiques linaires peut s'avrer assez dlicate. Leur utilisation est en outre souvent limite en frquence. Pour ces raisons, on prfre souvent utiliser un multiplieur analogique dcoupage, dont le schma de principe est le suivant
ui(t)=i sin(it+i)
uE(t)=ui(t) uN(t)
uN(t)
Figure 13-6 : Caractristique du multiplieur analogique dcoupage
Ce type de multiplieur agit comme un interrupteur command par un signal carr, qui fournit un gain de +1 lorsqu'il est ferm et un gain nul lorsqu'il est ouvert. Le signal de commande est en gnral le signal de retour fourni par le VCO. Cette reprsentation trs rudimentaire du multiplieur dcoupage permet d'expliquer simplement son principe de fonctionnement. Il faut cependant se rappeler que les valeurs de +1 et 0 du gain cit plus haut en rsultent directement et que, pour un circuit rel, ils peuvent prendre d'autres valeurs, comme 1 ou plus gnralement K, dont il faudra tenir compte lors de l'analyse du circuit. Lorsque la PLL est verrouille, la frquence du signal de commande est gale celle du signal d'entre. La Figure 13-7 reprsente dans ce cas les signaux ui(t), uN(t) et uE(t), ainsi que la valeur moyenne UE de ce dernier, pour i N = 0 , i N = / 2 , i N = Lorsque i N = 0 , le signal uE(t) correspond au redressement simple alternance de ui(t), dont la valeur moyenne vaut :
UE =
U i
13.7
CD:\SE\Cours\Chap13
Page 7
On en dduit
UE = U i
pour i N = 0 pour i N =
UE = 0 UE =
ui(t)
+i
13.8
U i
pour i N =
ui(t)
+i +i
ui(t)
-i
-i
-i
uN(t) E=0
UN UN
uN(t) E=-/2
UN
uN(t) E=
uE(t)
+i
uE(t)
uE(t)
0 0
UE UE UE
2 3
-i
Lorsque la boucle est accroche, les signaux d'entre et de retour sont de mme pulsation 0. Le signal uN(t) est un signal carr dphas de i N par rapport au signal d'entre. Sa dcomposition en srie de Fourier donne : u N (t ) =
1 + sin[n ( 0 t + i N )] n=1 2 2 1 2 = U N + sin( 0 t + i N ) sin[3 ( 0 t + i N )] + ... 3 5 2
UN 2
13.9
CD:\SE\Cours\Chap13
Page 8
Le filtre passe-bas de la boucle ne laissera passer que la composante continue UE de ce signal. Celle-ci est issue du produit : U sin( t ) u E (t ) = U i N 0 et vaut donc u E (t ) = U U i N 2
sin( 0 t + i N )
13.11
cos( i N )
U=f(Ui, UN, i, N)
13.12
U U i N
A - -/2 0
B /2 E=i-N
-/2
/2
Comme pour le cas prcdent, la position stable de ce multiplieur se situe autour de i N = / 2 , selon le signe de la boucle. Si l'on travaille autour du point d'erreur nulle (point A ou B), on peut considrer que la fonction de transfert est une droite de pente : KD = U U i N
13.13
Le multiplieur par +1 ou 0 prsent ici fait apparatre un terme de frquence f0 dans uE(t), alors que tous les autres comparateurs de phases font apparatre des frquences de 2f0 et plus (PLL verrouille). Ce terme est du la composante continue du signal uN(t). Or nous avons vu que, pour des raisons de stabilit, le filtre passe-bas de la boucle n'a pas intrt prsenter une frquence de coupure trop faible. C'est pourquoi en pratique on prfrera utiliser un circuit provoquant une multiplication par 1 ou K sans composante continue.
CD:\SE\Cours\Chap13
Page 9
13.3.4.3 13.3.4.3.1
Exemples de ralisations pratiques de multiplieurs analogiques Utilisation comme multiplieur analogique linaire
Son utilisation comme comparateur de phase dans une PLL est ralis de telle sorte que la tension d'entre ui(t) est en gnral applique sur l'entre Ui et le signal de retour uN(t) sur l'entre UN. Ce circuit peut tre utilis comme multiplieur analogique linaire ou dcoupage.
VDD
RC RC
uE(t)
i3+i5= 1 2 (I+i)
i3 i4
1 i4+i6= 2 (I-i)
i5 i6
iA RX uN(t) IX RX
iB
i1 RE RE
i2
ui(t)
I
VEE
Figure 13-9 : Principe du multiplieur analogique linaire
Il vient alors
u E (t ) = RC U U i osc sin( 0 t + i ) sin( 0 t + N ) RE R X I X
13.16
avec
UE = RC U U i osc cos( i N ) RE R X I X
13.17
et
KD = RC U U i osc RE R X I X
13.18
CD:\SE\Cours\Chap13
Page 10
13.3.4.3.2
Seules de grandes amplitudes sont autorises sur l'entre Ui. Une amplitude limite (<<2UT) doit tre impose sur l'entre UN. Son utilisation comme comparateur de phase dans une PLL est ralis de telle sorte que la tension d'entre ui(t) est en gnral applique sur l'entre Ui et le signal de retour uN(t) sur l'entre UN.
VDD RC uE(t)
1 (I +i) i3+i5= 2 q 1 (I -i) i4+i6= 2 q
RC
i3 uN(t)
i4
i5
i6
i1 R ui(t)
Iq
i2 R
VEE
Figure 13-10 : Principe du multiplieur analogique dcoupage
Le signal uN(t) doit tre un signal carr d'amplitude assez grande pour faire travailler les paires diffrentielles suprieures en saturation. Les courants i1 et i2 modul par ui(t) sont donc chacun sparment dirigs vers l'une ou l'autre des rsistances RC et priodiquement permut. Le signal uE(t) (tension diffrentielle de sortie) rsulte donc de la multiplication de RC(i1-i2)par 1 la frquence de uN(t). Lorsque la boucle est verrouille et que les signaux d'entre et de retour ont la mme frquence f0 on a
sin( t + ) ui (t ) = U i 0 i u N (t ) = U N sign[sin( 0 t + N )]
13.19
o uN(t) est un signal carr de frquence f0, dphas de E par rapport ui(t) et d'amplitude UN >> 2UT il vient alors
u E (t ) = RC 4 4 U i sin( 0 t + i ) sin( 0 t + osc ) sin (3( 0 t + 0 sc ) ) + ... 3 R
13.2 0
CD:\SE\Cours\Chap13
Page 11
avec
UE =
2 RC U i cos( i N ) R
13.21
et par consquent KD = 2 RC U i R
13.22
13.3.5.1
Le OU exclusif
Le OU exclusif joue, dans le domaine numrique, un rle similaire celui du multiplieur dans le domaine analogique.
u=0
D
u=1
D
xx ui
D
00
01
uosc
D
11
10
Le niveau bas des signaux logiques est suppos tre 0 alors que le niveau haut est gale une valeur note U0H. C'est gnralement le cas des circuits intgrs logiques. On fait l'hypothse que les signaux qui sont appliqus sur les entres du OU exclusif ont un rapport cyclique gal 0.5, c'est--dire que la dure de l'tat haut est gale celle de l'tat bas. Cette hypothse sera justifie par la suite. La sortie du OU exclusif fournit un signal dont le rapport cyclique et directement li au dphasage E entre les deux signaux d'entre. La priode du signal de sortie est gale la moiti de celle des signaux appliqus sur les entres du OU exclusif, ce qui signifie que dans le spectre de ce signal il y a prsence d'une frquence qui est le double de celle des signaux d'entre. Bien entendu, il y a galement prsence des harmoniques de cette frquence double. C'est la valeur moyenne du signal, note U0H qui reprsente la composante utile destine commander l'oscillateur. La Figure 13-13 donne la valeur de cette tension moyenne en fonction du dphasage E entre les deux signaux. Comme pour le multiplieur analogique, il y a une pente positive et une pente ngative. L'asservissement, lorsqu'il a lieu, se fait "automatiquement" sur la pente prsentant le signe correct.
CD:\SE\Cours\Chap13
Page 12
u i (t)
u N (t)
00 11
u E (t)
50
10
15
20
25
30 t [u s]
La tension moyenne U0H est centre sur zro moyennant une tension de dcalage gale 1 U 0H . 2 l'quilibre, le point de fonctionnement se situe au voisinage du milieu des plages linaires, prs de A ou de B, les signaux d'entre tant alors dphass, l'un par rapport l'autre de /2 environ.
UE U0H
0
UE U0H /2
-U0H/2
(b) Avec composante continue nulle Figure 13-13 : Caractristique du comparateur de phase numrique (OU exclusif)
Page 13
Revenons sur l'hypothse prcdente concernant les rapports cycliques des signaux appliqus sur les entres du OU exclusif, gaux . Considrons, titre d'exemple, le cas ou le signal ui(t) a un rapport cyclique gal , alors que uN(t) a un rapport cyclique gal 1/6. La Figure 13-14 montre clairement que les plages linaires sont rduites. Ceci signifie que la plage de fonctionnement est rduite dans les mmes proportions. Toutes les configurations pour lesquelles l'un des deux signaux ou les deux n'ont pas un rapport cyclique de conduisent une rduction des plages linaires. Ceci explique qu'il soit prfrable d'avoir des signaux de rapport cyclique gal . Si les signaux comparer ne vrifient pas cette hypothse, il suffit de diviser chacun d'entre eux par 2, l'aide d'une bascule, de faon obtenir des signaux carrs. Ceci prsente toutefois l'inconvnient de ncessiter une rduction dans un rapport 2 de la bande passante de l'asservissement puisque la frquence d'entre de la boucle est divise par 2.
UE U0H/2
2
0 -U0H /6
13.3.5.2
Dans le cas o les signaux appliqus au OU exclusif n'auraient pas un rapport cyclique gal , il est possible de contourner le problme, sans pour autant diviser les signaux par deux, en ajoutant deux bascules D conformment la Figure 13-15. Les signaux ui(t) et uosc(t) peuvent tre des impulsions fines puisque les bascules ne sont dclenches que sur un front positif appliqu sur l'entre horloge.
D Q
1 ui(t)
CLK Q
uE(t)
D Q
2 uN(t)
CLK Q
CD:\SE\Cours\Chap13
Page 14
Le chronogramme qui suit explique le fonctionnement de ce comparateur (on suppose ici que les frquences des signaux ui(t) et uN(t) sont identiques, le dphasage entre les deux signaux tant quelconque. Dans le chronogramme de la Figure 13-16, les entres D1 = Q2 et D2 = Q1 ont t choisies au niveau bas au dpart. En fait quelle que soit la configuration de dpart de ces entres, la sortie OU exclusif sera identique celle de la Figure 13-15. La valeur moyenne du signal S, en fonction du dphasage, est reprsente sur la Figure 13-17. Cette courbe ne prsente plus qu'une seule pente contrairement la valeur moyenne de la sortie du OU exclusif seul qui en compte deux. Il faut donc faire attention au signe de l'asservissement.
u i (t)
u N (t)
u E (t)
50
10
15
20
25
30 t [u s]
Figure 13-16 : Chronogramme d'un comparateur de phase (OU exclusif) aprs symtrisation
UE U0H P
13.3.5.3
La Figure 13-18 illustre deux types de comparateur de phase bascule. Les signaux dont on veut comparer les phases sont appliqus respectivement sur les entres SET ou CLK et RESET des bascules Le signal ui(t) qui sert d'horloge, dclenche la bascule sur le front montant. La largeur de cette impulsion n'a pas d'importance. En revanche, l'impulsion uN(t), qui attaque une entre forant la mise zro (RESET), doit avoir une largeur faible.
CD:\SE\Cours\Chap13
Page 15
uE = 0
ui(t) uE(t) xx ui uN(t)
Bascule RS
D
uE = 1 11 01 00
11
uN
D
10
VCC
D Q
1 ui(t)
CLK Q
uE(t)
uN(t)
Flip-Flop Figure 13-18 : Comparateur de phase : Bascule
La sortie dlivre un signal dont la priode est identique celle de chacun des signaux ui(t) et uN(t). Le signal uE(t) sur la sortie prsente un rapport cyclique qui est directement li au dphasage des signaux ui(t) et uN(t).
u i (t)
u N (t)
10 11
u E (t)
Flip Flop -0.5 0 50 10 15 B ascule R S 20 25 30 t [us]
CD:\SE\Cours\Chap13
Page 16
La valeur moyenne UE de ce signal, fonction du dphasage E, est identique celui de la Figure 13-17. Le fondamental ainsi que les harmoniques du signal de sortie doivent donc tre filtrs par le filtre de boucle. Lorsque le verrouillage a lieu. le point de fonctionnement se situe sensiblement au milieu le la plage linaire, au voisinage du point P, les deux signaux appliqus au comparateur tant alors dphass de . Le gain de ce comparateur est U0H/2 en [V/rad]. Ce type de comparateur ne prsente plus qu'une seule pente contrairement aux comparateurs prcdents. Il en rsulte que l'on ne peut pas connecter indiffremment les signaux, dont on veut comparer les phases, sur l'entre horloge ou l'entre remise zro. Ainsi, si l'on suppose que dans l'asservissement il n'y a pas d'amplificateur de type inverseur, le signal ui(t) d'entre de la boucle doit tre connect sur l'entre horloge alors que le signal issu de l'oscillateur command en tension uN(t) sert de remise zro de la bascule. Ceci peut tre vrifi par le raisonnement suivant. Notons i (t ) = 0 t + i (0) la phase globale du signal en entre de la boucle et osc (t ) = N 0 t + osc (0) la phase globale du signal de sortie du VCO. Supposons que la pulsation de l'oscillateur ait tendance diminuer. La phase globale du signal de l'oscillateur peut alors s'crire
13.23
E (t ) = 0 t + i (0)
osc = N
13.24
Le dphasage a donc t augment d'une quantit t/N par rapport sa valeur l'quilibre i-N . Cette augmentation de E se traduit par une augmentation de la tension moyenne issue du comparateur de phase (voir Figure 13-17), destine commander l'oscillateur. Comme en gnral pour les oscillateurs la frquence de sortie augmente avec la tension de commande, l'augmentation du dphasage prcdent aura pour effet d'augmenter la frquence de sortie, ce qui contrebalance la variation de pulsation de dpart. Ce type de raisonnement est bien entendu valable galement dans l'autre sens si la pulsation de l'oscillateur a tendance augmenter. 13.3.5.3.1 Comparateur de phase chantillonnage
Tous les comparateurs prcdents prsentent en sortie des composantes parasites que le filtre de boucle est charg d'liminer. Dans le cas du comparateur chantillonnage, ces composantes parasites peuvent tre rduites de faon considrable. Le principe mis en uvre dans ce type de comparateur est reprsent ci-aprs
CD:\SE\Cours\Chap13
Page 17
Amplificateur uE(t)
uN(t)
Le signal d'entre ui(t) est utilis pour crer une rampe note ui'(t) qui est applique au comparateur de phase. Le deuxime signal uN(t) sert chantillonner la rampe ui'(t). Le signal de sortie uE(t) est pratiquement une copie de la rampe pendant la dure de l'impulsion d'chantillonnage. La capacit C place derrire l'chantillonneur permet de maintenir la tension la valeur qu'elle avait juste avant l'ouverture de l'interrupteur, l'ensemble constituant un chantillonneur-bloqueur. Afin d'viter que la capacit C ne se dcharge pendant l'ouverture de la porte d'chantillonnage, elle est suivie par un amplificateur prsentant une impdance d'entre trs leve. Le signal en sortie de l'amplificateur est pratiquement une tension continue, le niveau des composantes parasites tant considrablement rduit. Ceci a pour consquence que le filtrage ncessaire pour attnuer ces parasites peut tre rduit, permettant ainsi une augmentation de la bande passante de l'asservissement. U Le gain de ce comparateur est G en [V/rad], avec G la tension maximum de la dent de scie 2 la sortie du gnrateur de rampe.
ui(t)
t
uN(t)
uE(t)
t
Figure 13-21 : Comparateur de phase chantillonnage simple: Chronogramme
Pour certaines applications ncessitant un niveau de parasites trs faible, la structure peut tre amliore en faisant suivre le premier chantillonneur par un deuxime, l'instant d'chantillonnage tant dcal par rapport au premier.
CD:\SE\Cours\Chap13
Page 18
Amplificateur u'(t)
Zin lev
Amplificateur uE(t)
u'E(t)
Il faut tre conscient qu'un chantillonnage supplmentaire augmente le temps de propagation ce qui affecte le dphasage et peut avoir des consquences sur la stabilit de l'asservissement Supposons que l'impulsion uosc(t) n'chantillonne la rampe qu'une fois toutes les deux priodes, la tension en sortie de l'chantillonneur pouvant a priori tre la mme que prcdemment. Dans ce cas, la frquence de la rampe ui'(t) est le double de la frquence de l'impulsion uosc(t). Ceci signifie que la boucle verrouillage de phase peut fournir un signal de sortie dont la frquence est diffrente de celle du signal d'entre, le rapport entre les deux frquences tant un entier. Ce phnomne est un inconvnient (sauf si cette condition est volontairement recherche) et peut tre vit en interdisant l'oscillateur d'atteindre une frquence qui soit le multiple ou le sousmultiple de la frquence applique l'entre de la boucle.
ui(t)
t
uN(t)
u'(t)
t
u'N(t)
t
uE(t)
t
13.3.6.1
Gnralits
Ce type de comparateur est galement connu sous le nom: "comparateur trois tats".
CD:\SE\Cours\Chap13
Page 19
L'appellation "phase frquence" provient du fait que ce dispositif fonctionne en comparateur de frquence, avant que le verrouillage n'ait eu lieu, et fonctionne en comparateur de phase une fois la boucle verrouille. Le fonctionnement en comparateur de frquence, lors de la mise sous tension, permet de ramener l'oscillateur au voisinage du verrouillage. En d'autres termes, ce comparateur permet une aide l'acquisition de la boucle. Le principe de ce comparateur est illustr par la Figure 13-24
ui(t) Logique squentielle uN(t) D U "Pompe charge" Filtre de boucle u0(t)
Les deux signaux ui(t), uN(t) dont on veut comparer les phases, i(t) respectivement N(t) sont appliqus sur les entres d'un circuit squentiel qui dlivre deux sorties notes U et D. Ce sont les transitions des signaux ui(t), uN(t) qui dclenchent les changements d'tats du circuit squentiel, et qui modifient donc les sorties U et D permettant chacune d'activer ou non une source de courant ou de tension. Lorsqu'une transition de ui(t) prcde une transition de uN(t), la transition de ui(t) fait passer U l'tat actif, la transition de uN(t) ramenant U l'tat passif. Pendant ce temps, la sortie D reste en permanence l'tat passif. Inversement, lorsqu'une transition de uN(t) prcde une transition de ui(t), la transition de uN(t) fait passer D l'tat actif, la transition de ui(t) ramenant U l'tat passif. Pendant ce temps, la sortie U reste en permanence l'tat passif. Les sorties U et D peuvent tre toutes les deux l'tat passif, lorsque les transitions de ui(t) et uN(t) concident, mais en aucun cas elles ne peuvent tre simultanment actives. La "pompe charge" (charge-pump en Anglais) est utilise pour convertir les niveaux logiques en niveaux analogiques destins commander l'oscillateur. Le filtre de boucle est associ la pompe charge et a pour rle de filtrer les composantes parasites. La pompe charge associe au filtre de boucle peut tre ralise de diffrentes manires. Une pompe charge est constitue par un interrupteur trois positions qui est command par le circuit squentiel. Lorsque l'interrupteur est dans les positions U ou D, il dlivre une tension U ou un courant I. Dans la position N, l'interrupteur est ouvert, isolant le filtre de boucle de la pompe charge. Cet tat haute impdance n'existe pas dans les autres comparateurs de phase. Les filtres de boucle peuvent tre passifs ou actifs. La configuration (b) de la Figure 13-25 correspond celle que l'on rencontre le plus souvent en pratique. Le comportement des boucles mettant en uvre les autres configurations peut se dduire simplement partir de la configuration (b)
CD:\SE\Cours\Chap13
Page 20
IS
US US
Source Sink
u(t)
Source Sink
Z IS
(a)
IS
Z US US Source Sink R u(t)
(b)
IS
(c)
(d)
13.3.6.2 13.3.6.2.1
A titre d'exemple, considrons la ralisation illustre la Figure 13-26 : Le circuit squentiel est ralis l'aide de deux bascules D et d'une porte logique. Dans la configuration prsente, il s'agit de logique standard TTL, les entres " Reset " tant actives au niveau bas. Le signal d'entre de la boucle de phase ui(t) ainsi que le signal issu de l'oscillateur uN(t) attaquent les entres horloge des bascules. Chaque bascule ne peut commuter que sur une transition positive du signal appliqu sur l'entre horloge. Lorsque les sorties Q1 et Q2 sont toutes les deux l'tat haut, la porte logique applique un niveau bas sur les entres " Reset ", les sorties des bascules repassant alors zro. T1 et T2 ralisent les sources de courant destines fournir ou recevoir du courant du filtre de boucle. Lorsque T1 est passant (sink), le courant vient du filtre. Dans le cas o T2 est passant (source), le courant est fourni au filtre. Dans cet exemple, le filtre de boucle est ralis simplement par la mise en srie d'un condensateur C et d'une rsistance R. Il est noter que gnralement l'impdance d'entre prsente par l'oscillateur est infinie ou du moins trs grande compare l'impdance prsente par le filtre de boucle, de sorte que la seule charge que voient les sources de courant ralises par les deux transistors T1, et T2 est le filtre lui-mme.
CD:\SE\Cours\Chap13
Page 21
R2
RC
T1
R C
R1
RE V CC
uN(t)
1
CLK Q Reset
2
Q CLK Reset
ui(t)
Le graphe d'tat associ au comparateur de phase trois tats est reprsent la Figure 13-27
00 xx ui
D
00 10 10 11 01 01
00 10 11
01 uN
D
11
I 0,1
-I 1,0
La polarisation du montage transistors est telle que si la sortie Q d'une bascule est l'tat haut, le transistor qui lui est reli est bloqu. Les paragraphes suivants sont ddis une analyse du fonctionnement de ce montage. 13.3.6.2.2 La frquence du signal ui(t) est suprieure celle de uN(t)
Page 22
La sortie Q 2 est presque toujours l'tat haut, bloquant le transistor T3, alors que la sortie Q1 est alternativement au niveau haut et au niveau bas. Il en rsulte que le transistor T1 est alternativement bloqu ou passant. Ainsi tout se passe comme si, en moyenne, seul le transistor T1 tait passant, le transistor T2 tant bloqu. La sortie uE(t) dcrot alors jusqu' atteindre le niveau de tension le plus bas du circuit.
00 xx ui
D
10 uE
D
01 11
10
I 0,1
-I 1,0
uN(t) ui(t)
Q1 Q2
Sortie de la bascule 2
i0(t)
10
15
20
25
30 t [us]
13.3.6.2.3
La partie active du graphe d'tat est donne par la Figure 13-30 La sortie Q2 est presque toujours l'tat haut, bloquant le transistor T1 alors que la sortie Q1 est alternativement au niveau haut et au niveau bas. Il en rsulte que le transistor T3 est alternativement bloqu ou passant, permettant la conduction ou la non conduction du transistor T2. Ainsi tout se passe comme si, en moyenne, seul le transistor T2 tait passant, le transistor T1
CD:\SE\Cours\Chap13
Page 23
tant bloqu. La sortie uE(t) crot alors jusqu' atteindre le niveau de tension le plus lev du circuit.
00 xx ui
D
01 uN
D
10 11
01
I 0,1
-I 1,0
uN(t)
ui(t)
Frquence de la rfrence
Q1
Sortie de la bascule 1
Q2
Sortie de la bascule 2
i0(t)
uE(t) 0 0 50 10 15 20 25 30 t [us]
Tension de sortie
13.3.6.2.4
La frquence du signal uN(t) est gale celle du signal ui(t), mais le signal ui(t) est en avance sur le signal uN(t).
Dans ce cas le chronogramme de la Figure 13-29 reste valable, la seule diffrence portant sur le signal Q2 qui conserve un rapport cyclique constant. La sortie volue donc jusqu' atteindre la tension la plus basse du montage.
CD:\SE\Cours\Chap13
Page 24
uN(t)
ui(t)
Frquence de la rfrence
Q1
Sortie de la bascule 1
Q2
Sortie de la bascule 2
i0(t)
uE(t) 0 50 10 15 20 25 30
Tension de sortie
t [us]
13.3.6.2.5
La frquence du signal uN(t) est gale celle du signal ui(t), mais le signal uN(t) est en avance sur le signal ui(t).
Dans ce cas le chronogramme de la Figure 13-30 reste valable, la seule diffrence portant sur le signal Q1 qui conserve un rapport cyclique constant. La sortie volue jusqu' atteindre la tension la plus leve du montage.
uN(t) ui(t) Q1
Q2
Sortie de la bascule 2
i0(t)
uE(t)
Tension de sortie
-2
50
10
15
20
25
30 t [us]
CD:\SE\Cours\Chap13
Page 25
13.3.6.2.6
La frquence du signal uN(t) est gale celle du signal ui(t) et ils sont en phase.
uN(t) ui(t) Q1
Q2 i0(t)
Sortie de la bascule 2
uE(t)
Tension de sortie
50
10
15
20
25
30 t [us]
Dans ce cas le chronogramme est reprsent sur la Figure 13-34. C'est la situation que l'on rencontre lorsque la boucle est verrouille.
uN(t)
Frquence VCO
ui(t) i0(t) +I 0 -I
Frquence Rfrence
2.5
7.5
10
12.5
15
Les sorties Q2 et Q1 sont en phase. Le comparateur est donc thoriquement dans l'tat haute impdance. C'est la situation que l'on rencontre lorsque la boucle est verrouille.
CD:\SE\Cours\Chap13
Page 26
En pratique, cet tat ne peut se maintenir. L'asservissement tant oblig de corriger en permanence le VCO en faisant fonctionner alternativement les transistors T1 et T2, ce qui se traduit par des pics positifs ou ngatifs qui sont superposs au signal de sortie II est important de noter que les pics observs n'ont pas forcment la mme priode que celle des signaux ui(t) et uN(t). Cette priode peut ventuellement tre plus leve. Dans bon nombre de cas, il faut liminer ces pics par un filtrage supplmentaire. 13.3.6.2.7 Gain du comparateur phase frquence
Considrons le cas o les signaux appliqus au comparateur phase frquence ont mme frquence, le dphasage entre les deux pouvant tre diffrent de zro. Notons I le module du courant que T2 peut fournir au filtre ou que T1 peut recevoir du filtre. Ainsi, la valeur moyenne du courant circulant dans le filtre, au cours d'une priode des signaux d'entre, est gale imoyen (t ) =
E (t ) I 2
13.25
E reprsente le dphasage entre les deux signaux ui(t) et uN(t). Ce dphasage peut tre positif ou ngatif. La courbe ci-aprs reprsente l'volution du courant moyen en fonction du dphasage.
Imoy () +I
4 2
-I
Figure 13-36 : Courant moyen en fonction du dphasage E
13.4.1.1
Gnralits
Un oscillateur circuit accord LC est un circuit boucl auto-oscillant travaillant suivant la condition de Barkhausen. On fait varier la frquence d'oscillation en agissant sur l'un des deux lments du circuit bouchon L ou C Pour commander l'oscillateur avec un signal lectrique, on utilise gnralement une diode Varicap connecte en parallle (du point de vue des petits signaux) avec un circuit LC et polaris en inverse par une tension de commande. Cette tension est gnralement applique aux bornes de la Varicap par le biais d'une rsistance de trs grande valeur ou une inductance (de trs grande impdance en HF), La connexion de la diode en parallle avec le circuit LC est ralise par une capacit de liaison (impdance ngligeable en HF et infinie en DC, permettant
CD:\SE\Cours\Chap13
Page 27
de sparer les niveaux DC aux bornes de la Varicap et du circuit bouchon). Cette capacit de liaison est souvent (avantageusement) remplace par une seconde diode Varicap, dont l'impdance en HF n'est pas ngligeable, mais galement variable avec la tension de commande.
CL
Rp ou Lp CV1 C CV2 L
Rp ou Lp
u0
C CV
L
u0
Mme s'il semble correct du point de vue des accroissements, le branchement direct de la diode Varicap entre le nud o de l'nergie est fournie au circuit LC et la tension de commande u0, n'est pas toujours un choix judicieux. En effet, la source de tension qui gnre u0 est ncessairement associe une rsistance de source et sa sortie ne reprsente donc pas exactement une masse du point de vue des accroissements. Cela revient donc ajouter une rsistance de perte en parallle avec le circuit bouchon, ce qui se traduit par une dgradation du facteur de qualit du rsonateur. L'allure de la loi de variation de la capacit cathode-anode d'une diode (polarise en sens inverse) en fonction de la tension ses bornes est montre la Figure 13-38. La non linarit de cette loi (hyperbolique) fait que la fonction de transfert du VCO n'est linaire que pour de faibles variations autour d'un point de repos donn.
Figure 13-38 : Capacit cathode-anode d'une diode Varicap en fonction de sa tension inverse
La frquence de fonctionnement des oscillateurs LC se situe au-del du mgahertz. Les montages sont de type Hatley, Colpitts ou Clapp. La frquence centrale peut tre stabilise par un quartz. Quelques exemples de circuits sont donns ci-aprs
CD:\SE\Cours\Chap13
Page 28
13.4.1.2 13.4.1.2.1
La rsistance R, qui peut reprsenter la charge extrieure, permet de polariser la grille du JFET au potentiel de masse. La rsistance Rs fixe le courant de polarisation, la capacit Cs, de grande valeur permet le dcouplage de la source du JFET (court circuit pour les signaux HF). L'impdance de sortie de l'lment actif, qui ne doit pas tre nulle, est constitue par la mise en parallle de R et de RD. La capacit d'accord a t divise en C1 et C2, ce qui permet de prlever une partie du signal de sortie pour le rinjecter l'entre de l'lment actif. La capacit CL est une capacit de liaison permettant le dcouplage DC entre le drain du JFET et la sortie.
RD CL Q R RS CS u0 C1 CV1 L CV2 C2 u0 Rp ou Lp
13.4.1.2.2
Circuit BJT
Dans cet exemple, le transistor bipolaire travaille en base commune. La tension de la base est dtermine par les rsistances RB1 et RB2 et stabilise par la capacit CB (base relie la masse pour les signaux HF).
u0 RB1 L
Rp
CV1 CV2
C1 L C2 uosc
RB2
CB
RE VSS
CD:\SE\Cours\Chap13
Page 29
Le courant de polarisation du transistor bipolaire est fix par RE. L'entre de l'lment actif est l'metteur du transistor et est donc reli au point commun de C1 et C2. 13.4.1.3 Oscillateur stabilis par un quartz
On peut stabiliser par quartz les oscillateurs de toutes technologies. La Figure 13-41 illustre un exemple de VCO lments discret de type Pierce.
VDD RB Lchoc CL R
uosc
Quartz C1
C2
u0
13.4.2.1
Description gnrale
i0 [u0(t)]
u0(t)
i0 [u0(t)]
C uosc (t)
VSS
Il s'agit du schma de base de tout gnrateur de fonctions. Il se rencontre sous forme intgre ( amplificateur oprationnel ou circuit spcifique) pour une frquence maximale de quelques
CD:\SE\Cours\Chap13
Page 30
centaines de kHz ou sous forme de circuit transistors au-del du MHz. Il comporte trois lments : un ou deux gnrateurs de courant commands pour la tension d'entre. un condensateur charg puis dcharg par le biais de ce ou ces gnrateurs (cet ensemble reprsente l'intgrateur). un trigger de Schmitt basculant en fonction de la tension aux bornes du condensateur et contrlant la charge et la dcharge de celui-ci. La sortie de cet ensemble prsente des signaux carrs (sortie du trigger) et triangulaires (tension aux bornes du condensateur). Il est possible de gnrer des signaux sinusodaux si on lui adjoint un conformateur diodes (convertisseur triangle-sinus). 13.4.2.2 Exemple de ralisation
La Figure 13-43 montre un exemple pratique de VCO relaxation Le transistor Q5 joue le rle d'un interrupteur command par le comparateur hystrse noninverseur que constituent l'amplificateur oprationnel et les rsistances RA et RB. Lorsque ce transistor est bloqu (uosc(t)=Vss), le courant i0(t) passe par la diode D2 et charge la capacit. La tension uC(t) crot donc linairement, jusqu' atteindre le seuil de basculement suprieur UH+ du comparateur hysthrse. A ce moment, le transistor du bas devient passant (uosc(t)=VDD), ce qui provoque la chute de la tension du nud A et le blocage de la diode D2. Le courant i0(t) passe alors par la diode D1 et traverse le transistor d'entre Q3 du miroir NPN (Q3; Q4). Le transistor de sortie Q4 du miroir soutire donc le mme courant i0(t) au nud B. Comme ce courant ne peut pas provenir de la diode D2 bloque, il est ncessairement fourni par la capacit C qui se dcharge. La tension uC(t) dcrot donc linairement, jusqu' atteindre le seuil de basculement infrieur UH- du comparateur hysthrse. Le transistor Q5 se bloque nouveau et le cycle recommence
VDD
Q1 R1
Q2 i0(t) RB RA iC(t) Q4 C
u0(t) D1
A D2 B Q3
uC(t)
uosc(t)
R2
R3 R4 Q5
VSS
CD:\SE\Cours\Chap13
Page 31
uC(t), uA(t) V
+
Uj
uA(t)
uC(t)
0
-
VSS+2Uj+R2I0
VSS t [s]
En faisant l'hypothse que la tension d'entre est constante, u0(t)=U0, le courant iC(t) a l'allure du signal uosc(t) invers et vaut I0. uC (t ) = uC (0) + iC (t ) t C
13.26
VDD U J U 0 R1
pour U 0 VDD U J
13.28
on trouve finalement
CD:\SE\Cours\Chap13
Page 32
osc =
13.30
pente : K0=
osc
VDD-Uj
u0
13.4.3.1
Description gnrale
Le multivibrateur astable est trs rpandu dans les circuits intgrs analogiques. Sa conception et son emploi sont particulirement aiss. Il en existe de nombreux types. L'un des plu simples et le multivibrateur couplage par l'metteur dont le schma de principe est reprsent la Figure 13-46
VDD R R
Q1 C I I
Q2
Pour l'tude de fonctionnement, on fait l'hypothse que l'un des transistors conduit et que l'autre est bloqu. 1re phase : Phase de charge (ou de dcharge). Le transistor Q2 laisse passer un courant 2I constitu du courant I soutir par la source situe dans son metteur auquel s'ajoute le courant I soutir par l'autre source et qui passe travers le condensateur qui se charge (ou se dcharge).
CD:\SE\Cours\Chap13
Page 33
Les tensions de base sont constantes. Celle de Q1 vaut VDD-2RI et celle de Q2 vaut VDD-2RI/2 VDD La tension d'metteur de Q2 reste constante et vaut environ VDD-Uj alors que celle de Q1 dcrot linairement er 2 phase : Phase de basculement. Il y a basculement lorsque la tension d'metteur de T1 atteint VDD-2RI-Uj (0.7V sous la base). L'entre en conduction de Q1 fait brusquement chuter la tension de base de Q2 qui se bloque. Comme aucun courant ne traverse plus la rsistance de collecteur de Q2, la tension de base de Q1 remonte instantanment VDD. Ce saut de tension, qui vaut V=2RI, est soumis l'metteur de Q1 (car comme Q1 conduit, on a UBE1UJ=cte) puis l'metteur de Q2 (car la charge stocke dans C ce moment ne peut pas varier instantanment), ce qui renforce encore le blocage de ce transistor. On se retrouve alors dans le cas de la 1ere phase, mais avec les rles inverss pour Q1 et Q2.