Académique Documents
Professionnel Documents
Culture Documents
Cours À Reproduire - Odt
Cours À Reproduire - Odt
Conception des
systèmes
digitaux avec le
langage VHDL-
Cours, TD et TP-
1.0
Dec 2014
Table des
matières
I - Avant propos 5
A. Introduction.................................................................................................7
B. Caractéristiques............................................................................................7
1. Langage de simulation et de modélisation............................................................................7
2. Langage de conception......................................................................................................8
C. Bref historique..............................................................................................8
A. Introduction...............................................................................................11
B. L'entité......................................................................................................11
C. L'architecture.............................................................................................12
3
I- Avant propos I
Ce livre présente une étude détaillée sur l'utilisation du langage VHDL dans la
conception des systèmes digitaux, il est organisé en six chapitres permettant au
lecteur d'apprendre pas à pas le langage VHDL en commençant par un simple code
jusqu'au partitionnement.
Le livre est riche d'exemples traitant les aspects théoriques, des mini-projets sont
introduits afin de permettre au lecteur de mobiliser les acquis à travers la
conception des systèmes complexes.
Il est destiné aux étudiants en Master automatique, contrôle et systèmes de
communications ainsi qu'aux étudiants en licence Informatique Industrielle et toute
discipline ayant relation avec les circuits logiques programmable.
5
Chapitre I:
II -
II
Introduction
générale
Introduction 7
Caractéristiques 7
Bref historique 8
Différents niveaux d'utilisation du VHDL 8
A. Introduction
B. Caractéristiques
2. Langage de conception
7
Chapitre I: Introduction générale
Le VHDL intervient dans plusieurs points lors d'une conception, le schéma suivant
illustre les étapes de conception.
Etapes de conception
1. Spécification
8
Chapitre II : les
III -
III
unités de
conception
Introduction 11
L'entité 11
L'architecture 12
A. Introduction
Les unités de conception sont des modules ou des segments constituant une
conception VHDL et qui peuvent être compilés séparément et stockés dans une
bibliothèque.
Toute conception VHDL doit contenir obligatoirement les deux unités:
Entité
Architecture
Et elle peut contenir optionnellement les trois unités:
Package
Package body
Configuration
B. L'entité
C'est la vue externe du circuit; elle définit les signaux d'entrée et de sortie ainsi
que leurs modes: entrée, sortie, bidirectionnel ou buffer. Elle est définie par le mot
clé entity
Un code VHDL doit contenir au moins une entité; sa déclaration contient:
Le nom de l'entité.
Les entrées et les sorties et leurs modes et leurs types
Optionnellement, types spéciaux pour une liste de paramètres (generic list)
pour faire passer des informations additionnelles entre les entités
9
Chapitre II : les unités de conception
C. L'architecture
Fondamental
Un code VHDL peut contenir plusieurs architectures liées à une seule entité mais
une architecture doit être liée à une seule entité.
Comparateur 8 bits
Comparateur8bits
Syntaxe : Solution
ENTITY comparateur IS
PORT( a, b : IN bit_vector(0 to 7);
s : OUT bit);
END comparateur;
ARCHITECTURE fonctionnement OF comparateur IS
BEGIN
S <= '1' when A = B ELSE '0';
END fonctionnement;
Remarque
1. L'architecture peut avoir des déclarations comme elle ne peut pas les avoir
2. Plusieurs types de données existent: bit, bit_vetor, boolean, integer, real,...
3. Le VHDL ce n'est pas un langage CASE-SENSITIVE, il ne fait pas la
distinction entre majuscule et minuscule.
10