International Institute of Technology Auditoire : 1ère année GI

AU : 2016-2017 Responsable : Tarek OUNI

Devoir Systèmes logiques

Durée : 1h

Documents non autorisés

Exercice 1 : (8 pts)

1) Convertir -125 en complément à 2 sur 8 bits (1 pt)

2) Convertir 125.125 en binaire, conservez la précision. (2 pt)
3) Supposez une représentation des nombres réels utilisant 16 bits selon le format suivant

• le bit de poids fort est le bit de signe

• les 7 bits suivants représentent l’exposant, avec un biais de 63
• les 8 bits de poids faible représentent la mantisse
a) Trouvez la représentation normalisée de -25.25 (2 pt)
b) Décodez le résultat trouvé et donnez la précision. (2 pt)
c) Donnez la plus petite valeur qui puisse être codée. (1 pt)

Exercice 2 : (4 pts)

On considère le circuit logique suivant :

1) Trouver l’équation de F (A, B, C). (2 pt)

2) Simplifier l’équation de F (A, B, C). (2 pt)
3) Réaliser le circuit en utilisant uniquement des portes NAND. (2 pts)

Exercice 3 : (6 pts)

On considère le montage ci-dessous.

1) Trouver les valeurs des sorties : S0, S1, S2 et S3. (2 pts)
2) Réaliser, en utilisant un additionneur/soustracteur 4 bits (voir figure ci-dessous), un
circuit permettant, selon l’état du sélecteur, d’incrémenter ou décrémenter un nombre
non signé quelconque codé sur 3 bits (voir figure ci-dessous). Prévoir une sortie pour
le dépassement. (4 pts)

Additionneur/soustracteur 4 bits

Incrémenteur/décrémenteur qu’on souhaite réaliser

Select = 0  S = E+1
Select = 1  S = E-1