Iset Charguia T.

P Atelier Système

Travaux pratiques N°1

Logique Combinatoire

1. But
Le but de cette manipulation est de se familiariser avec les circuits de bases de la
logique combinatoire en traitant des exemples simples et en simulant quelques fonctions.

2. Etude de fonction et manipulation du logiciel de simulation

- Lancer le logiciel ISIS : Démarrer-programmes-Proteus – ISIS
- Charger le fichier TP1 qui contient tout les composants nécessaires pour la réalisation du
TP
- Enregistrer le fichier (save as) avec le format suivant classe_Groupe. Exemple TI104_G1.
- En utilisant le logiciel réalisé le schéma du circuit suivant :

Avec les entrées A, B et C sont des « logicState » et la Sortie S « logicprobe ».

Q1 : Etablir ta table de vérité du circuit.

Q2 : Donner l’équation de la sortie S.

3. Réalisation de quelques fonctions logiques à base de porte NAND

3.1 Fonction «NON »
Q1 : Donner les équations permettant de réaliser la fonction NON à l’aide des portes
NAND à deux entrées.
𝐴̅ =

Q2 : En déduire le logigramme de S correspondant.

TP1 1
Iset Charguia T.P Atelier Système

3.2 Fonction « ET »
Q1 : Exprimer l’équation de cette fonction à l’aide des portes NAND
A.B=
Q2 : Donner le logigramme correspondant.
Q3 : Simuler cette Fonction à l’aide des portes NAND.

3.3 Fonction « OU »
Q1 : Exprimer l’équation de cette fonction à l’aide des portes NAND
A+B=
Q2 : Donner le logigramme correspondant.
Q3 : Simuler cette Fonction à l’aide des portes NAND.

4. Addition Binaire
Soit à additionner deux nombres binaires A= (An…..A2A1A0) et B= (Bn…..B2B1B0).
Comme en décimal, il faut partir de la table d’addition, effecteur l’opération colonne (ç.a.d
poids par poids) et reporter la retenue éventuelle dans la colonne suivante.

4.1 Demi-additionneur
C’est un circuit qui permet de réaliser l’addition de deux nombres binaires A et B (chacun
à un seul bit) sans retenue précédente.
Q1 : Soit R et S respectivement le retenue et la somme de cette addition. Dresser la
table de vérité correspondante.
Q2 : Déterminer les fonctions logiques de la sortie S et la retenue R.
Q3 : Simuler et tester ce circuit.

4.2 Additionneur complet

Le demi-additionneur précédent ne permet pas de tenir compte de la retenue de l’étage
Précédent.
Q1 : Proposer une solution à ce problème en utilisant les circuits demi-additionneur.
Q2 : Déduire le logigramme correspondant.
Q3 : Simuler et tester le circuit de l’additionneur complet.
Q4 : Vérifier ce résultat avec le circuit de référence 7483. L’entrée C0 du circuit
correspond à quoi ?
Q5 : En utilisant le circuit 7483 proposer une solution pour additionner deux
mots binaires A et B à 6 bits chacun.

TP1 2