Lectronique Umerique: Ravaux Ratiques

Travaux Pratiques d’Electronique Numérique (SMI S3) Mustapha ABARKAN
ELECTRONIQUE NUMERIQUE
TRAVAUX PRATIQUES
PR. MUSTAPHA ABARKAN
EDITION 2014
Université Sidi Mohamed Ben Abdallah de Fès - Faculté Polydisciplinaire de Taza

1
Filière Sciences de la Matière Physique
SOMMAIRE
 Avant Propos……………………………………………………………………………………………………………………..3
 Etude de Fonctions Logiques Combinatoires Elémentaires et quelques applications :
Additionneur et Soustracteur……………………………………………………………………………………………4
 Etude de Fonctions Logiques Combinatoires Complexes : Encodeur, Décodeur, Multiplexeur,
Démultiplexeur, et Comparateur ……………………………………………………………………………………10
 Etude de la Logique Séquentielle : Bascules RS, D et JK, Bascules Maitre-Esclave, Compteurs
et Registres ………………………….…………………………………………………………………………………………14
 Annexe ………………………….………………………………………………………………………………………………..23
2
AVANT PROPOS
Ce manuel de travaux pratique permet d’étudier quasiment l’ensemble de la logique combinatoire et
séquentielle. Chaque séance de travaux pratique est de durée d’au moins 4 heures. Par conséquent,
la préparation du TP est importante. Vous devez, avant de venir en TP, avoir préparé votre travail,
c'est à dire avoir rédigé la partie théorique du TP. De plus, la préparation est individuelle et ne doit
pas se faire en prenant exemple sur le travail d'un collègue.
La mise au point du montage
Pour éviter les erreurs de câblage, il est très important de dessiner le montage en indiquant les
numéros de broches. D'ailleurs, la notation prendra en compte ce point. Une autre panne courante
est d'avoir un ou des circuits non alimentés. C'est à dire, le 5 volts ou la masse ne sont pas connectés
aux circuits. Appeler le Professeur pour vérifier le montage avant d’allumer les appareils.
Votre comportement en TP, c'est à dire votre autonomie, la façon dont vous résolvez les problèmes,
votre efficacité est prise en compte dans la note.
Le compte-rendu
Le compte-rendu doit comporter pour chaque exercice:
 une partie théorique, A PREPARER A LA MAISON
 un ou des schémas avec des symboles normalisés,
 une analyse des résultats obtenus,

 Enfin, la présentation en elle-même de tout travail est importante.
Le contrôle
Le contrôle a lieu à la fin des TPs. Le contrôle rentre pour ¾ dans la note finale des Travaux Pratiques.
3
Etude de Fonctions Logiques Combinatoires Elémentaires
Le but de ce TP est d’étudier les propriétés des différents opérateurs logiques.
1. Préparation & Rappel

1.1. Circuits de logique
Les circuits que nous nous proposons d'étudier font partie de la famille des circuits dits "logiques".
Ceux-ci sont caractérisés par le fait que leurs tensions d'entrée ou de sortie ne peuvent prendre que
deux valeurs appelées niveaux logiques.
La convention de logique positive définit comme suit :
 niveau bas : absence de tension : niveau 0 ou low
 niveau haut : présence de tension : niveau 1 ou hight
1.2. Table de vérité

Nous pouvons mettre sous forme de tableau les différentes combinaisons possibles pour les entrées
d'un circuit ainsi que la valeur qui en résulte en sortie. Ce tableau est appelé table de vérité du circuit
considéré. Par exemple, pour un circuit à 3 entrées A,
B, C et une sortie S :
Cette table de vérité s'interprète comme suit :
Exemple de la 3ième ligne les entrées A et C sont au
niveau haut, B au niveau bas, alors la sortie S sera au
niveau bas.
Cette table est caractéristique d'une fonction logique
et il peut y avoir plusieurs solutions techniques pour
l'obtenir. Elles sont théoriquement équivalentes.
1.3. Logique combinatoire et fonctions fondamentales

Les fonctions de base de la logique et de l’algèbre de Boole sont le ET (AND), le OU (OR), le NON
(NOT ou inverseur), le NON-ET (NAND), le NON-OU (NOR) et le OU EXCLUSIF (XOR). A partir de ces
fonctions de base on peut construire des fonctions élémentaires qui entrent elles-mêmes dans la
réalisation de fonctions plus complexes.
4
2. Manipulation
2.1. Portes à collecteur ouvert :
Le but de cette partie est de permettre et de faciliter la compréhension du fonctionnement de la
logique TTL en partant de son origine.
- Réaliser les schémas suivants (figures de 1 à 5) et donner leur table de vérité.
- En déduire la fonction de chaque circuit.
2.2. Portes logiques élémentaires

Les portes logiques simples sont: Porte NON (NOT), porte ET (AND) et porte OU (OR).
- Faire fonctionner ces circuits et donner la table de vérité. Pour ceci utiliser les blocs : U1, U2,
et U6 de la maquette EDD 100000.
5
2.3. Vérification du théorème de De Mogan.
- Réaliser les schémas des figures suivantes, remplir les tables de vérité suivantes et donner les
fonctions réalisées. Commenter vos résultats.
A B C D S A B C D S A B C D S
0 0 0 0 0 0
0 1 0 1 0 1
1 0 1 0 1 0
1 1 1 1 1 1
6
2.4. Circuit logique simple

Soit le logigramme suivant:
- Réaliser le circuit suivant
- Relever expérimentalement la table de vérité du circuit. Utiliser les interrupteurs
du simulateur pour faire évoluer les entrées et visualiser l’état de la sortie sur la
LED « L1 ».
- Exprimer S en fonction de E1 et E2 à partir du schéma.
- Quelle fonction logique ce circuit réalise-t-il ?
2.5. Portes logique complètes

Les portes NON-ET (NAND) et NON-OU (NOR) sont qualifiées d’opérateurs complets, car toute
fonction logique peut être réalisée à partir d’une combinaison d’un seul type de ces portes.
- Faire fonctionner ces circuits et donner la table de vérité. Pour ceci utiliser les blocs : U5 et
U8 (2 bits) et U11 et U12 (3 bits) de la maquette EDD 100000.
2.6. Utilisation des portes NOR et NAND
Le tableau suivant donne l’équivalence de portes logiques à partir de portes NOR et NAND.
7
- En utilisant uniquement des portes NAND puis des portes NOR, élaborer le logigramme relatif
à l’expression suivante S  AB  AB. Commenter le résultat obtenu.
2.7. Applications : Additionneur
- Réaliser un OU-Exclusif (XOR) à l’aide des portes NAND ou NOR.
- Donner et réaliser le logigramme d’un semi-additionneur 1 bits.
- Donner et réaliser le logigramme d’un semi-soustracteur et donner sa table de vérité.
- Réaliser le circuit d’un additionneur complet en se basant sur la figure suivante (association
de deux semi-additionneurs).
CLK
Ao1
3
CLK
Bo2 1
V
3 So
74HC86 2
CLK
Cin V
V
1
V U114A
3
2 1
Cout
3
74HC08 2
V
1 74HC32
3
2
2.8. Applications : Commande des feux d'une automobile

Une automobile comprend 4 paires de phares qui sont :
· V : veilleuses.
· C : feux de croisement
· R : feux de route
· A : phares antibrouillards.
Ces phares sont commandés par une série de 4 interrupteurs : v, r, c, a. Les interrupteurs v, c, r, a
provoquant respectivement l’allumage des Veilleuses, des feux de Croisement, des feux de Route et
des phares Antibrouillard. On s'impose le fonctionnement suivant :
· tout interrupteur allume nécessairement les veilleuses,
· on ne peut allumer en plus des veilleuses qu'une seule paire de phares,
· les antibrouillards sont prioritaires sur les feux de route,
· les feux de croisement sont prioritaires sur les feux de route et les antibrouillards.
Les fonctions logiques V, C, R, A seront actives au niveau 1. Faire la table de vérité (ou la table de
Karnaugh) des fonctions de logique V, C, R, A en fonction des commandes v, c, r, a.
8
Donner les formes canoniques de V, C, R, A. Donner le logigramme de la fonction obtenue.
Réaliser les fonctions V, C, R, A à l'aide des circuits mis à votre disposition. Vérifier le bon
fonctionnement de l'automate en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie.
9
Etude de Fonctions Logiques Combinatoires Complexes : Décodeur, Multiplexeur,

Démultiplexeur
L'objectif de ce TP est l'étude des fonctions de décodage, multiplexage et démultiplexage à partir des
exemples d’applications.
1. Multiplexeur
1.1 Définition
n
C'est un circuit à 2 entrées d'information, n
entrées d'adresse et 1 sortie. On obtient en sortie
l'information de la ligne de rang i si on applique
l'adresse binaire i sur les entrées d'adresse.
Par exemple, dans un multiplexeur 8→1

représenté à la Figure ci-contre, on obtient en
sortie S l'entrée E5 si on affiche à l'entrée d'adresse la valeur binaire A=1, B=0, C=1.
1.2. Multiplexeur 4→1
C'est un circuit qui permet de sélectionner une information parmi quatre. Il a donc deux bits
d'adresse A, B et une sortie S.
a) Donner la table de vérité de ce multiplexeur
b) Etablir l’équation Si=f(A,B,V, E0, E1, E2 et E3)
c) Indiquer un schéma de réalisation avec différentes portes logiques.
2. Démultiplexeur
2.1. Définition
Un démultiplexeur est un circuit ayant une entrée de
n
donnée D, n entrées d'adresse et 2 sorties, où une
seule sortie est active à la fois. L'entrée D est reliée à
la sortie Si si on applique l'adresse binaire i sur les
entrées d'adresse.
10
2.2. Réalisation de démultiplexeur
a) Donner la table de vérité de ce démultiplexeur
b) Etablir l’équation Si=f(A,B,C,V et E)

3. Décodeur
3.1. Définition
Un décodeur est un circuit qui possède n entrées et
2n sorties. Pour chacune des combinaisons possibles
des entrées, seule une ligne de sortie est validée. Les
décodeurs sont souvent dotés d’une ou plusieurs
entrées de validation (EN: enable) qui servent à
valider son fonctionnement.
3.2. Réalisation de décodeur 2 parmi 4.
a) Donner la table de vérité de ce décodeur
b) Etablir l’équation Si=f(A,B et V)

4. Encodeur (transcodeur) 4 vers 4.
4.1. Réalisation de décodeur 4 vers 4
De la même manière que précédemment,
a) Donner la table de vérité d’un transcodeur 4 vers 4
b) Etablir l’équation X=fx(A,B, C et D), X=fy(A,B, C et D), X=fz(A,B, C et D) et X=ft(A,B, C et D)
5. Comparateur
Un comparateur réalise les fonctions de comparaison de deux
nombres binaires : >, <, =. Sa sortie est à 1 lorsque la fonction réalisée
est vraie. On souhaite réaliser un comparateur de deux nombres A et B
à l’aide d’un comparateur 3 bits. A=(A2A1A0) et B=(B2B1B0).
a) Donner la table de vérité d’un comparateur à 3 bits.
b) Etablir l’équation I, E et S =f(A,B)
11
6. Manipulation
1. Utilisation de portes logiques
- Réaliser les schémas des figures suivantes, remplir les tables de vérité de chaque logigramme
et donner les fonctions réalisées. Comparer ces résultats avec ceux obtenus théoriquement.
2.
12
2. Utilisation des Circuits intégrés
- Les circuits utilisés sont les boîtiers TTL SN74253 (multiplexeur) et SN74139 (décodeur 2 vers
4 et 3 vers 8) et SN7485 (comparateur). Pour le multiplexeur mettre les bornes G1=G2=0 les
validations.
13
Logique Séquentielle
L'objectif de ce TP est l'étude de l’élément de base de la logique séquentielle qui est la bascule (en
anglais : flip flop). Ainsi que quelques applications à savoir les registres et les compteurs
1. Etude théorique
1.1. Système séquentiel
 Un système combinatoire est tel que l'état de ses sorties ne dépende que de l'état des
entrées. Il peut donc être représenté par une table de vérité ou un tableau de Karnaugh, pour
chaque sortie. Il est donc possible d'écrire l'équation logique de chaque sortie, en fonction seulement
des entrées.
 Un système séquentiel dépend non seulement des entrées, mais aussi des états précédents
du système (notion de séquence et d'étapes d’où la terminologie « séquentielle »). On retrouvera les
mêmes états des entrées à plusieurs étapes, alors que les sorties seront différentes. Il est donc
impossible de représenter un tableau de Karnaugh (car il y aurait plusieurs états possibles dans une
même case (fonction mémoire)).
 Un système sera asynchrone si l’état des sorties change à des instants quelconques. Ainsi une
modification des variables d’entrées entraîne le système à un nouvel état.
 Un système sera synchrone si les modifications des variables de sorties ne peuvent
s’effectuer qu’à des instants bien déterminés. Ces instants peuvent être fixés par un signal de
synchronisation appelé horloge.
1.2. Bascules
Les bascules sont des éléments séquentiels simples qui réalisent une fonction de mémorisation.
L’intérêt des bascules réside principalement dans leur utilisation pour réaliser des systèmes
complexes.
1.2.1. Structure de la bascule RS
C'est la bascule de base qui sert à fabriquer les autres. S vient de l'anglais "to Set" (mettre à 1), et R=
"to Reset" (mettre à 0). Elle peut être réalisée avec deux portes NOR ou deux portes NAND (Figure 1).
Figure 1 (a) Logigramme de la bascule RS à porte NOR, (b) Logigramme de la bascule RS à

porte NAND, (c) Symbole logique de la bascule RS
14
- Compléter la table de vérité suivante :
- Donner la table de Karnaugh équivalente et en déduire l’équation de Qn+1 en fonction de R, S

et Qn.
Entrées Sortie à l’instant n Sortie à l’instant n+1
R S Qn Qn+1
1 0 0
1 0 1
0 1 0
0 1 1
0 0 0
0 0 1
1 1 0
1 1 1
1.2.2. Bascules synchrones

Les bascules synchrones fonctionnent selon l’un des deux modes de synchronisation suivants:
1. Synchronisation sur un niveau d’horloge : En anglais « latch flip-flop ». Il suffit d’appliquer le
niveau convenable (niveau haut ou bas), appelé niveau actif pour que la sortie de bascule puisse
changer d’état.
2. Synchronisation sur un front d’horloge : En anglais « edge triggered flip-flop ». Les modifications
en sortie ne peuvent s'effectuer qu'aux moments des fronts de l'horloge (montants ou descendants).
1.2.3. Structure de la bascule D ou la bascule Verrou ou Latch

La bascule D « latch » possède une entrée unique appelée l’entrée de donnée D « Data » (avec le
signal Clk bien sûr, l’entrée Clk notée aussi G (ou E)). Cette bascule fonctionne comme suit :
- Lorsque Clk =1, la sortie Q a la même forme que le signal introduit par D (Q=D) ; on dit que la
bascule est transparente.
15
- Lorsque Clk=0, la sortie Q demeure à la dernière valeur de D qu’elle avait avant que Clk passe au
niveau 0. En d’autres termes, la sortie est verrouillée « latched » sur D et ne change pas tant que Clk
reste au niveau bas, même si D change de valeur.
Les schémas d’une bascule D à base de portes NOR et NAND sont est donnés par la figure suivante :
- Donner la table de vérité d’un des deux schémas et déterminer les équations de R et S en fonction
de G et D.
1.2.4. Bascule JK
La bascule JK permet de lever l’ambiguïté quand S=R=1. Ceci peut être obtenu en modifiant le
circuit de la bascule RS comme suit :
- Donner la table de vérité de la bascule JK avec et sans horloge.
1.2.5. Bascules Maître-Esclave

Une bascule est un bistable qui ne change d’état qu’une seule fois par période d’horloge. Le premier
montage de ce type a été la bascule maître-esclave qui n’est plus aujourd’hui utilisée. Sa structure
est la suivante
16
Son chronogramme est le suivant
1.3. Compteur/décompteur binaire et programmable.

Un compteur comprend :
- Plusieurs bascules D ou JK ayant la même horloge CLK
- Un bloc logique combinatoire qui,
 après chaque front montant (ou descendant) de l’horloge CLK, (donc après chaque état N du
compteur), élabore les états logiques à donner aux entrées D ou J et K de chaque bascule de
manière à faire passer le compteur à l’état N+1 ou N-1.
 Charge ou prépositionne le compteur à une valeur de départ N par action sur les entrées PR
et CLR des JK, lorsque l’entrée de chargement LOAD est dans son état actif.
 Autorise ou non le comptage selon le niveau logique de l’entrée EN (ENABLE)
17
Grâce à la méthode de synthèse par la table des phases des bascules JK, nous pouvons dresser la
table des séquences du compteur de 0 à 9 et déterminer les équations des entrées Ji et Ki des
bascules en fonction des sorties Qi.
Exemple :
Pour passer de N=3 à N=4 pour le compteur, il faut donner aux entrées Ji et Ki, les valeurs indiquées
dans la table suivante (table de séquences du compteur BCD).
- Remplir la table pour toutes les lignes pour un compteur binaire 16.
Entrées à élaborer
Equivalent décimal des Sorties Q3Q2Q1Q0 J3K3 J2K2 J1K1 J0K0
états du compteur
0 0000
1 0001
2 0010
3 0011 X0 1X X1 X1
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
2. Manipulation
2.1. Bascules
2.1.1. Bascules RS
- Réaliser le montage de la figure suivante. Donner la table de vérité de la bascule et le

comparer avec celui obtenu en 1.2.1.
- Utiliser maintenant le circuit intégré (voir maquette) et donner la table de vérité du circuit.
(Faire le même tableau pour les deux questions.
18
2.1.2. Bascule D
- Proposer et réaliser un circuit de logique combinatoire qui permet de réaliser une bascule D à
partir de la bascule RS.
- Donner la table de vérité de cette bascule.
- Réaliser le montage de la bascule D à l’aide du circuit (voir maquette)
- Résumer le fonctionnement de la bascule D « edge-triggered » avec un exemple de

chronogramme.
2.1.3. Bascule JK
- Réaliser le montage de la bascule JK à l’aide du circuit (voir maquette)
- Réaliser le montage de la bascule JK en se basant sur la bascule RS donnée par le circuit (voir
maquette)
- Résumer le fonctionnement de la bascule JK « edge-triggered » avec un exemple de

chronogramme.
2.1.4. Bascules Maître-Esclave
- Réaliser le montage suivant et remplir les tables de vérités suivantes
19
Pour la bascule Maître

Entrées Résultat attendu Sorties
CLK RS pour Qm+1 Rm Sm
0 XX
1 00
1 01
1 10
1 11
Pour la bascule Esclave
Entrées Résultat attendu Sorties
CLK Qm Qm pour Qe+1 Re Se

0 XX
1 01
1 10
1 00
1 11
2.2.Compteurs /décompteur binaire par 16 et programmable
- Réaliser le schéma suivant en utilisant le boitier TTL SN74191.
- Placer le switch SW5 à 0, positionner le SW11 à 1, appliquer un nombre P avec les switches
appropriés. Observer la valeur du nombre Q indiqué par les leds L1 à L4. Justifier
20
- Avec la documentation du circuit, définir les niveaux des entrées PL, CE et U/D pour réaliser
un compteur.
- Quel est le rapport de fréquence entre l’horloge et les sorties RC et TC.
- Pour le décompteur, la documentation du circuit nous donne, pour un décompteur : PL=1,

CE=0 et U/D=1. positionner le SW11 à 0, appliquer un nombre P=6 avec les switches
appropriés. Remplacer l’horloge H1 par le bouton poussoir BP1 de la carte. Appuyer plusieurs
fois sur BP1 et compter le nombre d’appuis pour un cycle d’allumage de la Led L5.
- Vérifier que sur le niveau 0 de CP le signal LOAD repasse à 1 ?
2.3.Registres à décalage universel

Le registre à décalage universel est une application directe des bascules Maîtres-Esclaves. Le schéma
d’un tel registre est donné par le montage suivant (boitier TTL SN74194).
- Réaliser le montage et donner sa table de vérité après chaque front montant.
21
P MR S1 S0 P3 P2 P1 P0 DSL DSR Q3Q2Q1Q0 Commentaires

↑ 0 X X X X X X X X
↑ 1 0 0 X X X X X X
X 0
↑ 1 0 1 X X X X
X 1
↑ 1 1 0 X X X X 0 X
1 X
↑ 1 1 1 P3 P2 P1 P0 X X
22
Annexe
23
24

Lectronique Umerique: Ravaux Ratiques

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Lectronique Umerique: Ravaux Ratiques

Transféré par

Droits d'auteur :

Formats disponibles

Travaux Pratiques d’Electronique Numérique (SMI S3) Mustapha ABARKAN

PR. MUSTAPHA ABARKAN

Université Sidi Mohamed Ben Abdallah de Fès - Faculté Polydisciplinaire de Taza

 Etude de Fonctions Logiques Combinatoires Elémentaires et quelques applications :

 Etude de Fonctions Logiques Combinatoires Complexes : Encodeur, Décodeur, Multiplexeur,

Démultiplexeur, et Comparateur ……………………………………………………………………………………10

 Etude de la Logique Séquentielle : Bascules RS, D et JK, Bascules Maitre-Esclave, Compteurs

La mise au point du montage

Le compte-rendu doit comporter pour chaque exercice:

 une partie théorique, A PREPARER A LA MAISON

 un ou des schémas avec des symboles normalisés,

 une analyse des résultats obtenus,

Etude de Fonctions Logiques Combinatoires Elémentaires

Le but de ce TP est d’étudier les propriétés des différents opérateurs logiques.

1. Préparation & Rappel

1.2. Table de vérité

1.3. Logique combinatoire et fonctions fondamentales

2.2. Portes logiques élémentaires

2.3. Vérification du théorème de De Mogan.

2.4. Circuit logique simple

- Réaliser le circuit suivant

- Relever expérimentalement la table de vérité du circuit. Utiliser les interrupteurs

- Exprimer S en fonction de E1 et E2 à partir du schéma.

- Quelle fonction logique ce circuit réalise-t-il ?

2.5. Portes logique complètes

2.7. Applications : Additionneur

- Réaliser un OU-Exclusif (XOR) à l’aide des portes NAND ou NOR.

- Donner et réaliser le logigramme d’un semi-additionneur 1 bits.

- Donner et réaliser le logigramme d’un semi-soustracteur et donner sa table de vérité.

2.8. Applications : Commande des feux d'une automobile

Donner les formes canoniques de V, C, R, A. Donner le logigramme de la fonction obtenue.

Etude de Fonctions Logiques Combinatoires Complexes : Décodeur, Multiplexeur,

Par exemple, dans un multiplexeur 8→1

1.2. Multiplexeur 4→1

a) Donner la table de vérité de ce multiplexeur

b) Etablir l’équation Si=f(A,B,V, E0, E1, E2 et E3)

c) Indiquer un schéma de réalisation avec différentes portes logiques.

2.2. Réalisation de démultiplexeur

a) Donner la table de vérité de ce démultiplexeur

b) Etablir l’équation Si=f(A,B,C,V et E)

c) Indiquer un schéma de réalisation avec différentes portes logiques.

a) Donner la table de vérité de ce décodeur

b) Etablir l’équation Si=f(A,B et V)

c) Indiquer un schéma de réalisation avec différentes portes logiques.

a) Donner la table de vérité d’un transcodeur 4 vers 4

b) Etablir l’équation X=fx(A,B, C et D), X=fy(A,B, C et D), X=fz(A,B, C et D) et X=ft(A,B, C et D)

c) Indiquer un schéma de réalisation avec différentes portes logiques.

a) Donner la table de vérité d’un comparateur à 3 bits.

b) Etablir l’équation I, E et S =f(A,B)

c) Indiquer un schéma de réalisation avec différentes portes logiques.

2. Utilisation des Circuits intégrés

Figure 1 (a) Logigramme de la bascule RS à porte NOR, (b) Logigramme de la bascule RS à

- Compléter la table de vérité suivante :

- Donner la table de Karnaugh équivalente et en déduire l’équation de Qn+1 en fonction de R, S

1.2.2. Bascules synchrones

1.2.3. Structure de la bascule D ou la bascule Verrou ou Latch

- Donner la table de vérité de la bascule JK avec et sans horloge.

1.2.5. Bascules Maître-Esclave

Son chronogramme est le suivant

1.3. Compteur/décompteur binaire et programmable.

- Réaliser le montage de la figure suivante. Donner la table de vérité de la bascule et le

- Donner la table de vérité de cette bascule.

- Réaliser le montage de la bascule D à l’aide du circuit (voir maquette)