REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

MINISTERE DE L’ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE

SCIENTIFIQUE
UNIVERSITE AKLI MOHAND OULHADJE-BOUIRA

Faculté des Sciences et des sciences appliquées

Département Génie électrique

En vue de l’obtention du M1 :

Filière : Génie électrique

Option : électronique des systèmes embarquées
Greupe : 02

TP N° 03 :

Bascules & Compteur.

Présenté par :

Guessabi Razika
Boudra Fatiha
Kabbouch Adel

Année universitaire 2019/2020.

 Introduction

Les bascules sont les opérateurs élémentaires de mémorisation. Leur état présent,
déterminé par l'état des sorties, est fonction des entrées et de l'état précédent des sorties.

• Bascules
_ Bascule RS asynchrone Reset Set
– Bascule Synchrone R S T
– Bascule JK, Toggle, bascule D

Les compteurs sont des opérateurs séquentiels qui présentent généralement sous la
forme de circuits intégrés. Ces derniers contiennent principalement des bascules. Ils
comptent, suivant le système de numération binaire, le nombre d’impulsions
appliquées à leur entrée. Suivant qu’une nouvelle impulsion incrémente ou décrémente
la valeur du mot binaire de sortie, le circuit fonctionne respectivement en compteur ou
en décompteur

• Compteur
– Compteur
– Décompteur
– Timer
Buts de ce TP

✓ Apprendre a utilisé les ressources de l’outil de synthèse ISE de Xilinx

Commençons par le plus simple des modules après les complexes modules. En
VHDL, les modules sont appelés "entités" « architecture »(mots-clefs Entity).
✓ La familiarisation avec Xilinx ISE, l’environnement de description, de
simulation, et de programmation des circuits FPGA de Xilinx.
L’utilisation du VHDL en logique combinatoire pour décrire l’architecture
d’un Bascules e & Compteur.
 II- Partie théorique

I . BASCULE D
Définitions :

La bascule D est une bascule non transparente (ou opaque) qui permet de recopier
l'état de l'entrée D (D=Data=Donnée). vers la sortie Q sans qu'il y ait jamais de liaison
directe entre entrée et sortie. en ne gardant que les 3 fonctions utiles :
♦la mise à 0
♦la mise à 1
♦la mémorisation
Il existe 2 types de bascules D :
♦la bascule D active sur niveau
♦la bascule D active sur front

On distingue deux types de systèmes logique séquentiel:

➢ circuit séquentiel synchrone

➢ circuit séquentiel asynchrone: Dans les quels les sortie évaluent des qu'il y a
un changement sur l'une des entrée .

Des bascules sont les circuits logiques de base de la logique séquentielle ,elles
obsèdent deux sortie complémentaire Q et Ō.

La représentation symbolique est donnée par la suite:

Figure 1.shéma de la Bascule D.

1/ La bascule D avec remise à zéro asynchrone possède un seule initier sou

principe de fonctionnement par la table de vérité suivantes:
 Les entrée de la bascule sont au nombre de 3 ( d, clk et rst ) est sont à action
asynchrone et la sortir q .

d Clk
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
Rst q
0 0
1 0
0 0
1 0
0 0
1 0
0 1
1 0

2/ Le logigramme correspondante:

q = d . (𝒄𝒍𝒌 + ̅̅̅̅̅
𝒄𝒍𝒌) = d . clk + d . ̅̅̅̅̅
𝒄𝒍𝒌
3/ Déclaration d’une bascule D:

La description comportementale en langage VHDL qui utilisant l' instruction if :

Après l'ouverture de modelsim les entrées/sorties sont affichées automatiquement

tant que il n'ya pas d'erreurs l'hors de l'implémentation du code VHDL dans ISE .
pour générer les chronogrammes des entrées/sorties on crée le fichier do file par les
fonctions suivantes :

Figure 2.description en langage VHDL.

Commentaires
- Seul le signal CLK fait partie de la liste de sensibilité. D’après les règles de
fonctionnement énoncées précédemment, seul un changement d’état du signal CLK
va déclencher le process et par conséquent évaluer les instructions de celui-ci.
- L’instruction if (CLK ' event and CLK='1') then permet de détecter un front
montant du signal CLK. La détection de front est réalisée par l’attribut event appliqué
à l’horloge CLK. Si on veut un déclenchement sur un front descendant, il faut écrire
l’instruction suivante : if (CLK ' event and CLK='0').

- Si la condition est remplie alors le signal de sortie q sera affecté avec la valeur du
signal d’entrée d.

II- Partie pratique

simulation sur ModelSim:

4/ Les résultats de simulation comme la suite :

Figure 3. simulation sur ModelSim d'un bascule D .

II . Compteur & Décompteur à 3 bits:
IL existe deux types de compteurs :
- les compteurs Asynchrones
- les compteurs Synchrones

Figure 4 .schéma d'un compteur 3 bites.

Schéma d’un compteur 3 bits:

Une description VHDL est composée de 2 parties indissociables à savoir :

- L’entité (ENTITY), elle définit les entrées et sorties.
- L’architecture (ARCHITECTURE), elle contient les instructions VHDL
permettant de réaliser le fonctionnement attendu.

1/La description comportementale du compteur en langage VHDL en utilise

l'instruction if:
 Figure 5.description du compteur en langage VHDL.

2/La description comportementale du décompteur en langage VHDL en utilise

l'instruction if:

Figure 6.description du compteur en langage VHDL.

Conclusion
A la fin de ce TP En connaissant comment ça fonctionne le programme ISE de
Xilinx, et Voir le fonctionnement de simulation avec le Modelsim.

L'élément de mémorisation le plus important est la bascule D, constituée d'un

ensemble de portes logiques. Même si, en soi, une porte logique ne retient pas de
donnée, il est possible d'en raccorder quelques-unes ensemble afin d'obtenir le
stockage d'une information. Il existe différentes façons de monter les portes pour
obtenir ces bascules.