Architecture des ordinateurs Encadrement: Sabrine Ennaji

CP1-ENSA Fès sabrine.ennaji@usmba.ac.ma

Manipulation 3 - Simulation des

circuits combinatoires sous LTspice

Objectif du TP: Lors du TP précédent, nous avons arrivé à utiliser l’environement de travail LTspice tout en simulant
les circuits logiques de base, tels que les fonctions: NON, ET, NON-ET, OU, NON-OU, XOR, XNOR. Cette troisième
manipulation va illustrer la deuxième partie de cours relative aux circuits combinatoires. En effet, le but de cette
séance de travaux pratiques est la réalisation d’un multiplexeur/démultiplexeur de different types, tout en comprenant
l’application de chacun.

Environement de travail: LTspice.

Rendu: Rédaction d’un rapport à rendre dans maximum 5 jours.

Partie I: Réalisation d’un Multiplexeur

Lors de cette étape nous allons réaliser le schéma fonctionnel d'un multiplexeur ou simplement d'un MUX de type 2
vers 1 et 4 vers 1.

Etape 1 Multiplexeur 2:1

Le multiplexage est une opération consistant à assembler plusieurs signaux en un seul signal composite destiné à être
transmis sur une même voie de transmission. En utilisant les portes logiques de base, nous allons simuler un simple
multiplexeur de type 2 à 1. Ce dernier se compose de deux entrées D0 et D1, d'une entrée de sélection S et d'une sortie
Y. Selon le signal de sélection, la sortie est connectée à l'une ou l'autre des entrées. Puisqu'il y a deux signaux d'entrée,
il n'y a que deux façons possibles de connecter les entrées aux sorties, donc une sélection est nécessaire pour effectuer
ces opérations.

Si la ligne de sélection est basse, alors la sortie sera commutée sur l'entrée D0, tandis que si la ligne de sélection est
haute, alors la sortie sera commutée sur l'entrée D1. La figure ci-dessous montre le schéma fonctionnel d'un
multiplexeur 2 vers 1 qui connecte deux entrées de 1-bit à une destination commune

Figure 1: Schéma fonctionnel d'un MUX 2:1

1
La table de vérité du multiplexeur 2 à 1 est présentée ci-dessous. En fonction de la valeur de l'entrée de sélection, les
entrées, c'est-à-dire D0 et D1, sont produites en sortie. La sortie est D0 lorsque la valeur de sélection est S = 0 et la
sortie est D1 lorsque la valeur de sélection est S = 1.

S D0 D1 Y

0 0 X 0

0 1 X 1

1 X 0 0

1 X 1 1

Le "X" dans la table de vérité ci-dessus indique une condition "don't care". Ainsi, en ignorant les conditions
d'indifférence, nous pouvons dériver l'expression booléenne d'un multiplexeur 2 vers 1 typique comme suit:

Y = SD0 + SD1
Etape 2 Multiplexeur 4:1

Un multiplexeur 4 à 1 est composé de quatre lignes d'entrée de données (D0 à D3), de deux lignes de sélection (S0 et
S1) et d'une seule ligne de sortie (Y). Les lignes de sélection S0 et S1 sélectionnent l'une des quatre lignes d'entrée
pour connecter la ligne de sortie. La figure ci-dessous montre le schéma fonctionnel d'un multiplexeur 4 à 1 dans
lequel, le multiplexeur décode l'entrée par la ligne de sélection.

Figure 2: Schéma fonctionnel d'un MUX 4:1

La table de vérité d'un multiplexeur 4 vers 1 est présentée ci-dessous dans laquelle quatre combinaisons d'entrées 00,
10, 01 et 11 sur les lignes de sélection commutent respectivement les entrées D0, D2, D1 et D3 vers la sortie. Cela
signifie que lorsque S0=0 et S1 =0, la sortie à Y est D0, de même Y est D1 si les entrées de sélection S0=0 et S1= 1
et ainsi de suite.

2
 S0 S1 D0 D1 D2 D3 Y

0 0 0 X X X 0

0 0 1 X X X 1

0 1 X 0 X X 0

0 1 X 1 X X 1

1 0 X X 0 X 0

1 0 X X 1 X 1

1 1 X X X 0 0

1 1 X X X 1 1

A partir de la table de vérité ci-dessus, nous pouvons écrire les expressions de sortie comme suit:

Y = S 0S1D0 + S 0SD1 + S 0S1S 2 + S 0S1D3

Partie II: Réalisation d’un démultiplexeur
Lors de cette étape nous allons réaliser le schéma fonctionnel d'un démultiplexeur ou simplement d'un DEMUX de
type 1 vers 2 et 1 vers 4.

Etape 1 Démultiplexeur 1:2

Un démultiplexeur est un circuit logique combinatoire qui reçoit l'information sur une seule ligne d'entrée et
transmet la même information sur l'une des "n" lignes de sortie possibles.

Afin de sélectionner une sortie particulière, nous devons utiliser un ensemble de lignes de sélection et les
combinaisons de bits de ces lignes de sélection contrôlent la sélection de la ligne de sortie spécifique à connecter à
l'entrée à un instant donné. La figure ci-dessous illustre l'idée de base du démultiplexeur, dans lequel la commutation
de l'entrée vers l'une quelconque des quatre sorties est possible à un instant donné.

Si les multiplexeurs sont appelés sélecteurs de données, les démultiplexeurs sont appelés distributeurs de données,
car ils transmettent les mêmes données reçues à l'entrée vers différentes destinations. En effet, un démultiplexeur est
un dispositif de 1 à N, alors que le multiplexeur est un dispositif de N à 1.

3
Un démultiplexeur de 1 à 2 se compose d'une ligne d'entrée, de deux lignes de sortie et d'une ligne de sélection. Le
signal sur la ligne de sélection permet de commuter l'entrée sur l'une des deux sorties. La figure ci-dessous montre le
schéma fonctionnel d'un démultiplexeur 1 vers 2 avec une entrée de validation supplémentaire.

Dans la figure, il n'y a que deux façons possibles de connecter les lignes d'entrée et de sortie, donc un seul signal de
sélection suffit pour effectuer l'opération de démultiplexage. Lorsque l'entrée de sélection est BAS, l'entrée est
transmise à Y0 et si l'entrée de sélection est HAUT, l'entrée est transmise à Y1.

Figure 3: Schéma fonctionnel d'un DEMUX 1:2

La table de vérité d'un démultiplexeur 1 à 2 est présentée ci-dessous, dans laquelle l'entrée est acheminée vers Y0 et
Y1 en fonction de la valeur de l'entrée de sélection S.

S D Y1 Y0

0 0 0 0

0 1 0 1

1 0 0 0

1 1 1 0

Nous pouvons dériver les expressions booléennes pour les sorties comme suit:

Supposons que S est l'entrée de sélection, D est l'entrée de données et Y0 et Y1 sont les sorties du démultiplexeur 1
vers 2. D'après le tableau ci-dessus, la sortie Y0 est active lorsque la combinaison de la ligne de sélection et de la ligne
d'entrée est respectivement active à l'état bas et à l'état haut, c'est-à-dire que: SD = 01

Par conséquent, l'expression de la sortie Y0 est: Y 0 = SD

De même, la sortie Y1 est active lorsque la combinaison de la ligne de sélection et de la ligne d'entrée sont actives au
niveau haut, c'est-à-dire: SD = 11

Par conséquent, l'expression de la sortie Y1 est: Y1 = SD

4
Etape 2 Démultiplexeur 1:4

Un démultiplexeur de 1 à 4 a une seule entrée (D), deux lignes de sélection (S1 et S0) et quatre sorties (Y0 à Y3). Les
données d'entrée vont à l'une quelconque des quatre sorties à un moment donné pour une combinaison particulière de
lignes de sélection.

Ce démultiplexeur est également appelé démultiplexeur 2:4, ce qui signifie qu'il possède deux lignes de sélection et
quatre lignes de sortie. Réaliser le schéma fonctionnel d'un DEMUX 1:4 sous LTspice, comme il est présenté ci-
dessous.

Figure 4: Schéma fonctionnel DEMUX 1:4

La table de vérité de ce type de démultiplexeur est donnée ci-dessous. D'après la table de vérité, il est clair que, lorsque
S0 = 0 et S1 = 0, l'entrée de données est connectée à la sortie Y0 et que lorsque S0 = 0 et s1=1, l'entrée de données est
connectée à la sortie Y1.

De même, les autres sorties sont connectées à l'entrée pour les deux autres combinaisons de lignes de sélection.

S1 S0 D Y3 Y2 Y1 Y0

0 0 0 0 0 0 0

0 0 1 0 0 0 1

0 1 0 0 0 0 0

0 1 1 0 0 1 0

1 0 0 0 0 0 0

1 0 1 0 1 0 0

1 1 0 0 0 0 0

1 1 1 1 0 0 0

A partir de la table de vérité ci-dessus, nous pouvons dériver les expressions booléennes pour les sorties comme suit:

5
 Y 0 = S1S 0D
Y 1 = S1S 0 D
Y 2 = S1S 0D
Y 3 = S1S 0 D
Où D est la donnée d'entrée, Y0 à Y3 sont les lignes de sortie et S0 et S1 sont les lignes de sélection.

Conclusion
Un guide complet pour les débutants sur les multiplexeurs (MUX) et démultiplexeurs (DEMUX). Vous avez appris
ce qu'est un multiplexeur et démultiplexeur, leurs différents types comme 1 à 2 et 1 à 4, leurs circuits logiques et
quelques applications importantes des démultiplexeurs.