Académique Documents
Professionnel Documents
Culture Documents
But de TP:
L’objectif est l’étude et la réalisation de circuits numériques séquentiels dont les sorties
dépendent non seulement de la combinaison des états des entrées mais également de leurs
états antérieurs donc du temps.
Et d’étudier expérimentalement le fonctionnement de ces bascules puis, de réaliser et
d’étudier également quelques montages d’application.
Partie théorique :
- Bascule asynchrone S-R à l’aide de portes logiques NOR :
R Q
H
S Q
J=1 et K=1 et soit une Horloge constituée par un train d’impulsion de période TH, reliée à
Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q0Q1Q2
+ S0 Q0 S1 Q1 S2 Q2
R0 Q0
R1 Q1 R2 Q2
Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Partie pratique :
- Câbler les schémas logiques de la bascule S-R à l’aide de portes Nand puis de portes
NOR :
- vérifier leurs tables de vérité :
Tableau de vérité
1\ NAND :
2\ NOR :
- Réaliser le câblage sous Proteus et vérifier la table de vérité :
S Q
R Q
- Vérifier la table de vérité de la bascule D à partir du brochage et câblage du CI
(SN7474) :
Partie2 : Compteurs :
- Cabler la bascule JK et donner la fréquence de l’onde de sortie par rapport à l’horloge
1 PR Q0
J0 Q0
K0 Q0
1
CLR f= / T=H
T
- Câbler la deuxième bascule J-K de la même manière que la première et relier son
entrée
horloge à la sortie Q0 de la première bascule câblée précédemment, visualiser Q1 de la
même manière à l’aide d’une LED
1 PR Q0 1 PR Q1
J0 Q0 J1 Q1
H
K1 Q1
K0 Q0
CLR CLR
DECIMAL Q1 Q0
0 0 0
1 0 1
2 1 0
3 1 1
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
Q3 J3 K3
0 1 1 1
0 0 X
1 0 0 0
0 0 X
1 0 0 1
0 0 X
0 0 0 0
0 0 X
0 0 X
0 0 X
0 0 X
0 1 X
1 X 0
1 X 1
0
Q2 J2 K1
0 0 X
0 0 X
0 0 X
0 1 X
1 X 0
1 X 0
1 X 0
1 X 1
0 0 X
0 0 X
0
Q1 J0 J1 K0 K1
0 0 X
0 1 X
1 X 0
1 X 1
0 0 X
0 1 X
1 X 0
1 X 1
0 0 X
0 0 X
0
Q0
0 1 X
1 X 1
0 1 X
1 X 1
0 1 X
1 X 1
0 1 X
1 X 1
0 1 X
1 X 1
0