Chapitre 4: Les Bascules

IV.1/ Introduction:
Tous les dispositifs qui peuvent commuter entre deux états, appartiennent à la famille
des bascules. La transition d’un état à un autre survient brusquement et dénommée
processus de commutation. En règle générale, les bascules sont dotées de deux sorties
complémentaires (Q et Q ) et prennent deux états stables (Q = 0 et Q = 1) d’où l’appellation de
bascule bistable (Q=0, état de repos),(Q=1, état opérationnel).

: -

IV.2/ Bascule SR:

- -

20/06/2019 1
La bascule SR possède deux entrées S et R
S : Set ou mise à 1
R : Reset ou remise à 0
Et deux sorties complémentaires (Q et Q ) .

IV.2.1Comportement de commutation des bascules SR :

Tout comme les fonctions de commutation des éléments logiques sont représentées
dans des tables de vérité, les caractéristiques de commutation des bascules peuvent
elles aussi, être illustrées par des tables:
• Au moyen d’une table de vérité
• Au moyen d’une table d’états.
Contrairement aux tables de vérité relatives aux éléments logiques, la table de vérité
d’une bascule doit prendre en considération le décalage existant entre l’excitation et
l’apparition de l’état de sortie. Les raisons sont dans les caractéristiques de mémoire de
bascules, l’état produit par la commutation est conservé après la fin de celle-ci.

20/06/2019 2
IV.2.2./Table de vérité d’une bascule SR :

IV.2.3/Table d’états(Karnaugh):

Q t +1 = S + RQ t

IV.2.4/ Réalisation de la bascule SR avec les portes NAND et NOR:

Q t +1 = S + RQ t

20/06/2019 3
Avec les portes NAND seulement :

Q t = Q t + 1 = S + R Q t ⇒ Q t + 1 = S. R.Q t

On va monter que : Q = R.Q = R + Q

Si R=1 et Q=0 ⇒ Q = 1 + Q = 1
Si R=0 ⇒ Q = Q

Avec les portes NOR seulement :

Qt + 1 = S + R Q t = S + R Q t = S +  R + Qt 
 

On va monter que : Q = R + Q
Si R=0, Q=Q
Si R=1 et Q=0, Q=Q

20/06/2019 4
IV.2.5/ Bascule SR Synchrone Temporisée (R.S.T):
La bascule R.S.T est une bascule pour laquelle les entrées S et R ne sont prises en
compte qu’en coïncidence avec un signal de commande. Ce signal peut être fourni par
une horloge, nous avons alors une bascule synchrone. Ce circuit peut être réalisé par le
schéma logique suivante :

Lorsque le signal de commande, noté Clk (Clock), est à 1 la bascule fonctionne comme
indiqué précédemment et les sorties suivent les variations des entrées S et R. Par
contre, lorsque le signal de commande est à 0, la bascule est bloquée : Q est
indépendant des éventuels changements de S et R. Le schéma bloc de la bascule RST
est le suivant :

20/06/2019 5
Remarques :
• L’état de la bascule ne peut changer que lorsque l’horloge est à 1, dans ce cas, on
dira que la bascule est sensible au niveau haut.
• Il existe aussi des bascules sensibles au niveau bas, son état va changer lorsque
la bascule est à 0.

Chronogramme :

• Pour obtenir une bascule sensible au niveau bas, il suffit d’inverser l’horloge.

20/06/2019 6
IV.3/ Bascule J.K :
L’inconvénient des bascules RS consiste en l’état pseudo-stable. Cet inconvénient
peut être éliminé au moyen de circuits spéciaux. On obtient alors une bascule JK.

La bascule JK possède deux entrées J et K

J : Set ou mise à 1
K : Reset ou remise à 0
Une entrée d’horloge et deux sorties complémentaires.
IV.3.1/ Table de vérité d’une bascule JK:

Cela permet donc de déduire que la bascule JK se comporte comme une bascule RS.
Sauf pour J=1 et K=1 dans cette configuration, la bascule JK passe d’un état à un
autre à chaque impulsion d’horloge (basculement).
20/06/2019 7
IV.3.2/Table d’états (Karnaugh):
On utilise parfois l’expression logique donnant Qn + 1 en fonction de Jn , K n et Qn . Pour
cela nous pouvons par exemple construire le tableau de karnaugh à partir de la table de
vérité de la bascule JK :

D’où nous tirons l’équation caractéristique qui exprime l’état futur en fonction de l’état
présent et des entrées : Qn + 1 = J Qn + K Qn

IV.3.3/ Réalisation de la bascule JK avec les portes NAND:

Q n + 1 = J Qn + K Q n

20/06/2019 8
Avec les portes NAND seulement :

Q n + 1 = Q n + 1 = J Qn + K Q n =  J Qn . K Q n 
  

VI.3.4/ Déclenchement sur front montant ou descendant du signal d’horloge:

• Lorsque la bascule change d’état pendant la transition 0 1, dans ce cas, on dira
que la bascule est sensible au front montant.
• Lorsque la bascule change d’état pendant la transition 1 0, dans ce cas, on dira
que la bascule est sensible au front descendant

20/06/2019 9
Chronogramme :

VI.3.5/ Preset et Clear :

Les entrées asynchrones (car à utiliser en absence de signal d’horloge, lorsque
Clk=0) Pr (Preset) ou S (Set) et Cr (Clear) ou aussi R (Reset), permettent d’assigner
l’état initial de la bascule, par exemple juste après la mise sous tension pour éviter
tout aléa. En fonctionnement normal ces deux entrées doivent être maintenues à 1.
Lorsque le signal d’horloge est à 0 nous avons la table de vérité suivante :

La Table de vérité:

20/06/2019 10
IV.3.6/ Réalisation de la bascule JK à partir de SR:

On peut construire cette bascule soit à partir de SR

La mise à 1 correspond à : S = J.Q La remise à 0 correspond à : R = K.Q

Le schéma bloc:

20/06/2019 11
 VI.4 / Bascule D :
Une bascule D (Delay : retard) est une bascule dont la sortie va reproduire l’entée D
avec un certain retard, c'est-à-dire Q
: t + τ = D t . La bascule D ne possédant qu’une entrée
pour l’information. Cette dernière ne peut jamais intervenir d’une manière indépendante
étant donné quelle est constamment subordonnée a une entrée d’horloge Clk.

Les bascules D se présentent donc toujours sous forme de bascule temporisée .

VI.4.1/ Table de vérité d’une bascule D:

Quand l’entrée change, la sortie change c'est-à-dire il ya un effet de mémorisation.

20/06/2019 12
VI.4.2/ Table de Karnaugh:

Qn + 1 = D

VI.4.3/ Construction de la bascule D à partir de JK et SR:

On peut construire cette bascule soit à partir d’une bascule JK soit à partir de SR.
-Construction de la bascule D à partir de JK:

Par analogie, d’après les deux tableaux, on peut déduire que :

J=D K =D

20/06/2019 13
 Le schéma bloc :

Remarque : La bascule D est sensible au front montant.

VI.5/ Bascule T :

Les bascules T différent des autres types des bascules déjà décrites, étant donné
qu’elles n’ont qu’une entrée d’horloge et ne possèdent aucune entrée pour l’information.
Toute excitation survenant sur l’entrée d’horloge produit une commutation de l’état de
mise 1(set) à l’état de remise à 0 (reset) et vice versa.
Les entrées qui mènent à un changement d’état à chaque apparition d’une excitation
sont désignées par la lettre T.

20/06/2019 14
 Les bascules T sont aussi dénommées diviseurs binaires. En effet, une impulsion
d’excitation rectangulaire étant appliquée a l’entrée T, un changement d’état au
niveau de la sortie se produira pour chaque période de la fonction d’entrée. Cela
veut dire qu’il ya division de la fréquence. Une bascule T ne possède ni table de
vérité ni table d’états, étant donné que le changement d’état survient à chaque
impulsion.
VI.5.1/ Construction de la bascule T à partir de JK et SR:
Une bascule T peut aussi être constituée à partir d’une bascule RS ou JK,
moyennant le renvoi de variables de sortie aux entrées des informations.
A partir de bascules SR :

A partir de bascules JK :

20/06/2019 15
Chronogramme :

20/06/2019 16
 MERCI
DE
VOTRE
ATTENTION.