ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

Logiquesquentielle

IBasculeJK

1. Montrer qu'une Remise Un (RAU : Cr=1 et Pr=0) de la bascule J-K ne peut se faire
correctement que si K Clk =1
Que se passerait-il si la condition n'tait pas vrifie ?
L'inverse de la condition

K Clk =1

est K.Clk =1, et donc on devrait avoir alors K = Clk = 1

d'une part, si Pr = 0, alors Q=1, puisqu'une des entres de la porte NAND 3 est 0
est 1
d'autre part (K=Clk=Q=1) (la sortie de la porte 2 est 0) la sortie de la porte 4 Q

les 2 propositions sont incohrentes et conduisent un tat indtermin lorsque Pr revient 1

(fonctionnement normal de la bascule)
Il faut donc avoir

K Clk =1

2. Montrer qu'une Remise Zro (RAZ : Cr=0 et Pr=1) de la bascule J-K ne peut se faire
correctement que si JClk =1
un raisonnement symtrique du prcdent conduit la ncessit de
correctement une remise Zro

JClk =1

pour pouvoir faire

3. Qu'en concluez vous sur l'usage des entres asynchrones

les entres asynchrones Cr et Pr ne peuvent tre utilises de faon dterministe que quand Clk = 0

IIBasculeJKmatreesclave
Nous considrons une bascule J-K matre-esclave dans l'tat initial Q=0 et
1

Q=1

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

Compte nenu de l'tat initial de la bascule (Q=0), on doit avoir QM =0 avant l'arrive du signal
d'horloge (l'tat de Q est celui qu'avait QM avant l'arrive du tick d'horloge prcdent). De plus, en
fonctionnement normal, Pr=Cr=1.
1. Que devient QM lorsque Clk=1, J=0, K tant dans un tat quelconque ?
Si J=0, la sortie de la porte NAND 1 est forcment 1
toutes les entres de la porte NAND 3 sont 1 la sortie de la porte 3 est 0 et par consquent :
J= 0, Pr =1, Q M =1 QM = 0 et l'tat est stable
2. Que devient QM si J passe dans l'tat 1 ?
pour que le changement de valeur de J soit visible pour la premire partie de la bascule, il faut que
Clk soit 1.
: les trois entres de la porte NAND 1 sont 1, sa sortie est donc 0 QM=1
=0 (les 3 entres de la porte 4 sont 1). L'tat est stable.

J=1,Clk =1, Q=1

et

QM

3. Que devient QM si J revient dans l'tat 0 ? Qu'en concluez vous ?

J=0 mais

QM

= 0 QM=1 et l'tat est stable

QM ne revient donc pas dans son tat initial. Nous pouvons en conclure que les entres J (et K)
doivent tre stabilises avant l'arrive du signal d'horloge et ne pas varier pendant la dure de
l'impulsion

IIIBasculeJKmatreesclave
La figure suivante donne le chronogramme des signaux appliqus aux entres J, K et Clk d'une
bascule J-K matre-esclave. En supposant que la bascule est dans l'tat Q=0 avant l'arrive du
(les entres asynchrones sont
premier signal d'horloge, tracer le chronogramme des sorties Q et Q
dans l'tat Pr = Cr = 1)

ESIL Dpartement d'Informatique

1

Anne 2006-07

TD d'Architecture : Logique squentielle

4

Clk
J
K
Nous pouvons crire la table de vrit chaque front descendant de l'impulsion horloge :
n

Jn

Kn

Qn

Qn+1

ce qui donne
1

Clk
Q
Q

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

IVBascules
1. Vrifier qu'une bascule R-S-T est convertie en bascule de type T si S est connecte
Q

Le montage propos est

Clk
S

A partir de la table de vrit de la bascule R-S, nous pouvons crire

Qn

Qn+1

on retrouve la relation caractristique d'une bascule T :

Q n1=Q n

2. Vrifier qu'une bascule de type D devient une bascule de type T si D est connecte
le montage est

D Pr Q
H

Clk
Cr Q

La table de vrit est

Qn

Qn+1

on retrouve encore

Q n1=Q n

et R

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

VRalisationd'unebascule
Montrer comment raliser une bascule A-B dont la table de vrit est donne ci-dessous, en utilisant
une bascule J-K et toute la logique ncessaire
An

Bn

Qn+1

Qn

Qn

A partir de la table de vrit de la bascule A-B, nous pouvons dfinir les valeurs que doivent avoir les
entres J et K pour fournir le rsultat attendu :
An

Bn

Qn+1

Jn

Kn

Qn

Qn

On en dduit les expressions de J et K en fonction de A et B :

.B
A
. B= A

J =A
.
K =A
BA.B= A B

d'o le logigramme
A

Pr Q

Clk
B

Cr Q

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

VIRegistreprioritairecascadable
Le schma suivant reprsente un registre prioritaire cascadable de 4 bits

Aprs un signal de chargement donn par H, nous retrouvons les entres D sur les sorties Q de
chaque bascule D. compte tenu de la logique combinatoire dfinissant les sorties Y partir des
de chaque bascule, nous pouvons crire :
sorties Q et Q
Y 0=P 0 D 0
Y 1=P 0 D 0 D1
Y 2=P 0 D 0 D 1 D 2
Y 3=P 0 D 0 D 1 D 2 D 3
P 1=P 0 D 0 D 1 D 2 D 3

1. Posons : P0 = 0, D0 = D1 = D3 = 0 et D2 = 1. Vrifier que Y2 = 1 et que toutes les autres sorties sont

0.
A l'aide des relations prcdentes, on calcule immdiatement: P1=0, Y0 = Y1 =Y3 = 0 et Y2 = 1
2. Posons : P0 = 0, D0 = D1 = 0 et D2 = D3 = 1. Vrifier que Y2 = 1 et que toutes les autres sorties sont
0.
On obtient encore P1=0, Y0 = Y1 =Y3 = 0 et Y2 = 1
3. Gnraliser les rsultats prcdents en montrant qu'une seule ligne de sortie Yi peut tre dans l'tat
1, celle ci correspondant l'entre Di de plus bas poids dans l'tat 1.
Supposons que :
6

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

P0 =0
D i=0
D j=0 ji
D k : quelconque ki

alors, compte tenu des relations liant les entres aux sorties, on a
P1 =0
D i=0
Y j=0 ji
Y k =0 k i

4. Comment cascader deux circuits de ce type pour obtenir un registre prioritaire de 8 bits ?
Si toutes les entres sont 0, seule P1 est 1. D'autre part, si P0 est 1, toutes les sorties sont 0.
Ceci suggre le ontage suivant :

D0

Y0

D4

Y4

D0

Y0

D5

Y5

D1

Y1

D6

Y6

D2

Y2

D7

Y7

D3

Y3

D8

Y8

P0

P2

P1

Si une des quatre premires entres au moins est 1, celle d'ordre le plus bas est repre par la sortie
Y correspondante. P1 tant 0, alors le second registre est bloqu avec toutes ses sorties 0
Si aucune des quatre premires entres n'est 1, les quatre sorties Y correspondantes sont 0 et P1=1.
Le second registre peut alors jouer son rle et reprerl'entre de poids le plus bas dans l'tat 1.

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

VIIEtuded'uncompteur
Soit le compteur correspondant au diagramme logique suivant (les bascules J-K matre-esclave
effectuent leur transition quand le signal d'horloge passe de 1 0) :

1. Ecrire la table de vrit des sorties Q0, Q1, Q2 et Q3, en partant de 0000 aprs chaque impulsion
d'horloge. Quand aucune connexion n'est visible, il faut comprendre que l'entre correspondante
est toujours dans l'tat 1. Vrifier qu'il s'agit d'un compteur modulo 10.
La bascule 0 ayant ses entres J et K en permanence 1 change d'tat chaque impulsion de
l'horloge H. Les bascules 1 et 3 sont commandes par les transitions 1 0 de Q0, les tats des entres
J et K prendre en compte tant ceux qui taient prsents quand Q0 = 1. La bascule 2 ayant ses deux
entres 1 va changer d'tat chaque transition 1 0 de la sortie Q1.
On part de la situation initiale :
Q0

J1

K1

Q1

Q2

J3

K3

Q3

Q3Q2Q1Q0

0000

On en dduit les valeurs des entres J et K pour les bascules 1 et 3 prendre en compte pour le top
d'horloge suivant :
Q0

J1

K1

0
1

Q1

Q2

J3

K3

Q3

Q3Q2Q1Q0

0000

Q3

Q3Q2Q1Q0

0000

0001

On en dduit les nouvelles valeurs des sorties Q :

Q0

J1

K1

0
1

Q1

Q2

J3

K3

Les nouvelles valeurs des sorties Q permettent de calculer les valeurs des entres J et K

ESIL Dpartement d'Informatique

Q0

J1

K1

0
1

Anne 2006-07

Q1

Q2

J3

TD d'Architecture : Logique squentielle

K3

Q3

Q3Q2Q1Q0

0000

0001

Q0 passe de 1 0, provoquant le changement d'tat de Q1. On a les nouvelles valeurs des sorties Q :
Q0

J1

K1

Q1

Q2

J3

K3

Q3

Q3Q2Q1Q0

0000

0001

0010

K3

Q3

Q3Q2Q1Q0

Q3Q2Q1

et ainsi de suite, d'o la table de vrit complte :

Q0

J1

K1

0
1

1
0

1
0

1
0
1

Q1

Q2

J3

0000

000

0001

000

0010

001

0011

001

0100

010

0101

010

0110

011

0111

011

1000

100

1001

100

0
0
1
0
0
0
1
0
0000
On vrifie que les sorties du compteur dcrivent de manire cyclique les chiffres de 0 9

000

2. Comment peut-on utiliser ce systme en compteur modulo 5 ?

On peut obtenir un compteur modulo 5 de frquence deux fois plus faible en n'utilisant que les sorties
Q3, Q2 et Q1.

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

VIIIEtuded'uncompteur
Soit le compteur asynchrone correspondant au diagramme logique suivant :

Les bascules 1 et 3 sont commandes par le signal d'hologe H. Parce que ses 2 entres J et K sont 1,
la bascule 2 change d'tat chaque transition 1 0 de la sortie Q1. De mme la bascule 0 qui a aussi
ses deux entres J et K 1 change d'tat chaque transition 1 0 de la sortie Q3.
1. Ecrire la table de vrit des sorties Q0, Q1, Q2 et Q3, en partant de 0000 aprs chaque impulsion
d'horloge. Quand aucune connexion n'est visible, il faut comprendre que l'entre correspondante
est toujours dans l'tat 1. Vrifier qu'il s'agit d'un compteur modulo 10.
Pour les bascules 1 et 3, les valeurs de J et K prendre en compte sont celles de l'tat prcdent du
compteur
Q0

J1 (= Q 3 )

K1

Q1

Q2

J3 (=Q1.Q2)

K3 (= Q3)

Q3

Q3Q2Q1Q0

0000

0010

0100

0110

1000

0001

0011

0101

0111

1001

0000

2. Ce compteur est dit biquinaire (deux fois cinq) car la sortie Q0 ne change d'tat que toutes les 5
impulsions. Votre table de vrit doit vrifier cette dnomination.
10

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

Nous obtenons un compteur modulo 10 dcrivant la squence 0,2,4,6,8,1,3,5,7,9,0

11

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

IXEtuded'uncompteur
Soit le compteur synchrone correspondant au diagramme logique suivant :

1. Ecrire la table de vrit des sorties Q0, Q1 et Q2 en partant de 000 chaque impulsion de l'horloge.
On a
J 0=K 0 =Q 2
J 1=K 1=Q0
J 2=Q0 Q1
K 2=Q2
On peut alors crire la table de vrit
J0

K0

Q0

J1

K1

Q1

J2

K2

Q2

Q2Q1Q0

000

001

010

011

100

000

2. A quoi correspond ce compteur ?

C'est un compteur modulo 5 qui dcrit la squence 0, 1, 2, 3, 4.

12

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

XEtuded'uncompteur
Soit le compteur asynchrone correspondant au diagramme logique suivant :

1. Ecrire, en la justifiant, la table de vrit des sorties Q0, Q1, Q2 et Q3 en partant de 0000 aprs
chaque top d'horloge. De quel type de compteur s'agit-il ?
Leurs entres J et K tant 1, les bascules 0 et 3 changeront d'tat chaque rception d'un signal
d'horloge valide (horloge H pour 0, transition 1 0 de Q2 pour 3)
J 1=Q2
J 2=Q1
D'o la table de vrit :
H

Q3

Q2

Q1

Q0

J1 K1

J2 K2

11

01

11

01

11

11

11

11

11

01

01

01

11

01

11

11

10

11

11

11

10

11

11

12

11

01

01

13

12

01

01

C'est un compteur asynchrone modulo 12 dcrivant la squence : 0, 1, 2, 3, 4, 5, 8, 9, 10, 11, 12, 13

2. Comment peut-on utiliser ce systme en compteur modulo 6 ?
Il suffit de n'utiliser les sorties Q2Q1Q0 pour avoir un compteur modulo 6 dcrivant la squence 0, 1,
2, 3, 4, 5
13

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

XIEtuded'uncompteur
Soit le compteur ralis avec des bascule T de type matre-esclave correspondant au diagramme
logique suivant

1. Pour chacune des bascules, exprimer l'tat des entres asynchrones Pri et Cri en fonction des
entres LOAD et Ei
Pr 1 = LOAD . E i = LOAD Ei
Cr i = Pr i . LOAD = LOAD Pr i = LOAD E i

Complter la table de vrit suivante

14

ESIL Dpartement d'Informatique

Anne 2006-07

LOAD

Ei

Pri

Cri

Qi

TD d'Architecture : Logique squentielle

Quelle est la fonctionnalit associe l'entre LOAD ? Dans quel tat doit-elle tre en
fonctionnement normal du compteur ?
On a donc Qi = Ei lorsque LOAD = 0. Lorsque l'entre LOAD est 0, le compteur est charg avec les
valeurs prsentes sur les lignes Ei
En mode de fonctionnement normal, on doit avoir Pr = Cr =1 sur chacune des entres, ce qui
correspond LOAD = 1
2. Donner l'epression logique de l'entre Ti de chacune de ces bascules
T 1= ENABLE
T 2 = ENABLE . U / D . Q1 . Q2 . Q3 . Q4 ENABLE . U / D
}
=ENABLE .{[ U / D . Q .Q Q Q ]U / D Q . Q
1

T 3= ENABLE . U / D . Q1 . Q2 .Q 2 Q 3Q 4 ENABLE . U / D . Q 1 . Q 2
=ENABLE {[ U / D . Q1 . Q2 Q 3 Q 4 ] U / D Q 1 . Q2 }
T 4 = ENABLE . U / D Q1 . Q2 . Q3ENABLE . U / D . Q 1 . Q 4 Q 1 . Q 2 . Q 3
=ENABLE {[ U / D . Q1 . Q2 . Q3 ][ U / D . Q 1 .Q 2 .Q 3 Q 4 ]}

3. Quel est l'tat de chacune de ces entres Ti lorsque l'entre ENABLE du compteur est dans l'tat
"1"? Que peut-on en conclure sur la fonctionnalit de cette entre ENABLE ? Dans quel tat doitelle tre en fonctionnement normal du compteur ?
Lorsque ENABLE = "1", alors T1 = T2 = T3 = T4 = "0"
Chaque bascule reste dans le mme tat et est donc insensible la rception du signal d'horloge. Le
compteur est bloqu. en fonctionnement normal, on doit donc avoir ENABLE = "0"
4. En mode de fonctionnement normal, sur quelles transitions du signal d'horloge H se font les
changements d'tat du compteur ?
Le front sur lequel dclenchent les bascules T n'est pas prcis sur le dessin. On peut donc supposer
les
qu'il s'agit du front descendant. L'entre Clk de chacune des bascules tant relie H
donc sur les
changements d'tat du compteur se produisent sur les transitions 1 0 de H
transitions 0 1 de l'horloge H.
5. Lorsque l'entre U/D est dans l'tat "1", donner la table des transitions du compteur en supposant
15

ESIL Dpartement d'Informatique

Anne 2006-07

TD d'Architecture : Logique squentielle

chaque bascule initialement dans l'tat "0". De quel type de compteur s'agit-il ?
Supposons que l'entre U/D soit dans l'tat "1". Les relations dfinissant les Ti deviennent :
T 1=1
1 .Q 2Q3 Q 4
T 2 =Q
1 . Q
2 Q 3 Q 4
T 3= Q
T 4 =Q1 . Q2 . Q3

La table de vrit est alors :

T4

T3

T2

Q4

Q3

Q2

Q1

Compteur MaxMin

Il s'agit d'un compteur modulo 10 oprant en mode dcroissant.

6. Mme question quand l'entre U/D est dans l'tat 0 . En dduire la fonctionnalit de l'entre
U/D.
T 1=1
T 2 =Q 1 . Q4
T 3=Q 1. Q 2
T 4 =Q 1 . Q 2 . Q3 Q 4

La table de vrit est alors :

16

ESIL Dpartement d'Informatique

T4

T3

T2

Anne 2006-07

TD d'Architecture : Logique squentielle

Q4

Q3

Q2

Q1

Compteur MaxMin

Il s'agit d'un compteur modulo 10 fonctionnant en mode croissant.

L'entre U/D dtermine le sens de fonctionnement du compteur.
7. Donner l'expression logique de la sortie MaxMin. Pour quelles valeurs du compteur cette sortie
est-elle dans l'tat 1 ? En dduire son intrt.
MaxMin=U/ D. Q1 . Q 2 . Q 3 . Q 4 U /D .Q1 . Q 4
Quand U/D = 1 (mode dcompteur), Max Min vaut 1 unniquement
(valeur minimale).

quand le compteur est 0

Quand U/D = 0 (mode compteur), MaxMin vaut 1 unniquement quand le compteur est 9
(valeur maximale).

17