Académique Documents
Professionnel Documents
Culture Documents
Département de
physique
SMP - S6
Travaux pratiques
Electronique Numérique I
1
Sommaire
TP 3 Additionneur
TP 5 Comparateurs 3 BITS
2
Matériel Nécessaire
double puits.
3
TP 1 Vérification des portes logiques
A Y
0 1
1 0
4
Circuit logique(Ou (OR)) :
Son logigramme est le suivant :
5
Circuit logique(Non-ou (NOR)) :
1.2-ETUDE LOGIQUE :
i) X Y + X Y + XY = X + Y
ii) AB + BC + AB + BC = 1
iii) XZ + Y Z + XY = XZ + Y Z
6
➢ Pour la première équation on a le logigramme suivant :
7
1.3 Exercice I
Une lampe est allumée si au moins deux interrupteurs sont ouverts.
1.4 EXERCICE II :
Table de vérité :
0 0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0
0 1 0 1 0 0 0 0 0
0 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 0
1 0 1 1 1 1 1 1 0
1 1 0 1 1 1 1 1 0
1 1 1 1 1 1 1 1 1
Fonction de sortie :
Après avoir vérifié et simplifié la fonction de sortie (A+B)(A+C)= A + BC, en utilisant le
tableau , on aboutit à une fonction simplifiée S :
S = A + BC
Logigramme :
8
1.5 Exercice III
Chacune de 3 alarmes A,B, C met un fil à la masse(potentiel bas 0 Volt ; A, B,C actifs dans
•D’allumer la lampe L( L=1) quand il existe une seule alarme (alarme mineure).
• De déclencher une sonnerie S( S=1) quand il existe au moins deux alarmes ( alarme
majeure).
1-L et S ne doivent pas étre déclenchés en méme temps (LS=1) ; donner les expressions de L
2-On économise quelques circuits si le systéme est conçu de telle manière que la lampe L
9
TP 2 Applications des THEOREMES de
DEMORGON
Exemple :
Le complémentaire d’un produit logique est égal à la somme logique des complémentaires
10
Pour trois variables on peut écrire : A.B.C = A + B +C .
n n
D’une manière générale : Ai = Ai
i =1 i =1
2.2 Applications
On obtient : S = S
_ _
S = A B = A B + AB
_ _
S = A B AB (1)
S = ( A + B )(A + B) (2)
_
S = AB + A B (3)
11
Réaliser les Schémas des figures 1 à 3 et retrouver, en remplissant les tables des vérités ci-
A B C D S A B C D S A B C D S
0 0 0 0 0 0
0 1 0 1 0 1
1 0 1 0 1 0
1 1 1 1 1 1
2.4 Schémas
12
2.5 Equations à partir des schémas proposés
* A partir des schémas des figures 5 à 6, établir les équations des sorties des 4 fonctions et les
2.6 Câblage
13
TP 3 Additionneur
3.1 Additionneur
Les additionneurs sont d’une grande importance non seulement dans les ordinateurs, mais
3.2 Demi-additionneur
Il est appelé ainsi car il ne permet d’additionner que deux nombre de un bit et ne gére pas une
14
3.4 SYNTESE DES CIRCUITS COMBINATOIRES.
➢ Demi -additionneur
1-sa table de vérité est la suivante
B A ∑ C0
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Pour additionner deux nombres binaires, il faut tenir compte de la retenue de l’étage
précédent. Il faut donc concevoir un circuit combinatoire à 3 entrées qui sont les entrées Ai et
15
Son schéma fonctionnel et sa table de vérité sont donnés ci-dessous :
➢ Additionneur complet
Un additionneur complet permet la somme de deux bits Ai et Bi, en tenant compte de la
retenue Ci-1, délivré par l’étage précédent. IL fournira la somme Si et la retenue Ci.
16
3.8 SOUSTRACTEUR COMPLET
Sa table de vérité :
Ri-1 Ai Bi Di Ri
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 1
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Les figures 5 et 6 représentent celui de l’additionneur complet sous deux formes différentes.
17
➢ Retrouver ces deux schémas à partir de la table de vérité
Câblage
18
19
TP 4 Décodeurs, Multiplexeurs, Démultiplex
Un décodeur est un circuit à n entrées dites d’adresse et 2n sorties dont une seule est active
à la fois, son rang étant déterminé par la valeur binaire matérialisée par l’état des n entrées.
En plus des n entrées, certains décodeurs possèdent une ou plusieurs entrées de validation. Par
exemple, pour une validation active au niveau bas : Si V=0 alors le décodage est active et si
V=1 les sorties sont inhibées. Ces entrées de validation permettent de grouper plusieurs
Les entrées sont appelées adresses car elles expriment en binaire le numéro décimal de la
sortie activée.
20
Le tableau ci-dessous présente le fonctionnement d’un décodeur binaire 2 vers 4 ou 1 parmi 4 :
Réaliser un décodeur 3 vers 8 en utilisant deux décodeur 2 vers 4 et remplir la table de vérité
suivante :
G’ A B Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
21
Exemple d’un transcodeur 4 bits vers 4 bits
Le multiplexeur (souvent appelé MUX) est sans conteste le circuit usuel le plus utilisé. Le
multiplexeur, dans sa plus simple expression possède plusieurs entrées (2n) d’information, n
La fonction dispose d’une entrée de validation V active à l’état haut ou à l’état bas.
22
La donnée Ei est soit directe soit complémentée en sortie quand V est active.
A B V S
X X 0 0
0 0 1 E0
0 1 1 E1
1 0 1 E2
1 1 1 E3
démultiplexeur reçoit n entrées d’adresses et une entrée à acheminer vers l’une des 2n sorties
La fonction dispose d’une entrée de validation V active à l’état haut ou à l’état bas ;
23
A B V S0 S1 S2 S3
X X 1 1 1 1 1
0 0 1 0 1 1 1
0 1 1 1 0 1 1
1 0 1 1 1 0 1
1 1 1 1 1 1 0
TP 4 Comparateur
4.1 Principe
Soit deux nombres binaires A et B de 2 bits ; le comparateur doit fournir un niveau haut sur
Les sorties S,E et I, respectivement, supérieur, Egal, et Inférieur son définies ainsi :
S=1 si A B
I=1 si A B
E=1 si A=B
24
4.3 Comparateur élémentaire : Table de vérité
Comme pour l’additionneur le comparateur de 2 nombres de n bits est fait à partir d’un
Ai Bi Si Ei Ii
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
Réaliser ce circuit
Références
E.H EL KAFSSAOUI : Cours Electronique Numérique I et Numérique II
THOMAS L. FLOYD : Système numérique concepts et applications
F. DIEULEVEUT : Principe et pratique de l’électronique Tome I
N’GALLY KOMA : Manuel de logique combinatoire
Site web
25