Rapport de TP Electronique

Numrique
Ralis par : Yasser Aghraba
Encadr par : Mr.Lahlouh
 TP n 1 : Fonctions logiques

1) Lexpression simplifie de chaque circuit suivant:

X=a.(b.c) Y=(a+b).(a.b)

Z =0 W= a.c.(b+c)

2) La fonction trouve daprs la simplification de fonctions logiques

F =XY Z + XW Z
F = XW
c).(a + c + b.c)
F = a.(b.
F = (b.c).( a + a.c + .b.c)
F = a.(b.c)

1
 1. La Premire Mthode :

2. La Deuxime Mthode :

3) Les fonctions simplifis daprs les tableaux de Karnaugh (page 4)

S=B +BC =BC +EF+EG

R= H
T =I.J. L+I.L M
V=O N
+MN
OP +M
N+M
P

2
4) Les chronogrammes

TP n2 : Circuits combinatoires
/*Etude dun additionneur et comparateur*/
Exercice 1 :
1) S = A .B .Ri + A .B.R i + A.B .R i + A.B.Ri
La sortie S sert faire ladition entre les entres A, B et Ri.

Ro = A .B.Ri + A .B.R i + A.B .R i + A.B.Ri

La sortie Ro est la retenue de ladition.

3
2) Le schma pour effectuer laddition de deux nombre un seul bit

3) Le schma pour effectuer laddition de deux nombre 4 bits

4
Exercice 2 :
1) Le circuit de comparaison de deux bits A et B

/*Etude dun multiplexeur /dmultiplexeur*/

Exercice 1 :
1) La table de vrit du logigramme page 6

I J X
0 0 B
0 1 A
1 0 C
1 1 D

La fonction de ce montage est de choisir un parmi les quatre entres : A, B, C, D

selon les entres de slection I, J.

2) Le schma en utilisant un circuit intgr

5
Exercice 2 :
1) La table de fonctionnement dun dmultiplexeur 1 vers 4

Table de vrit

C1 C0 S0 S1 S2 S3

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1
2) a. La simulation avec des portes logiques

b. La simulation avec un circuit intgr

6
 /*Etude dun dcodeur /codeur*/

Exercice 1 :
1) La table de vrit de Dcodeur :

D C B A a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 x x x x x x x
1 0 1 1 x x x x x x x
1 1 0 1 x x x x x x x
1 1 1 0 x x x x x x x
1 1 1 1 x x x x x x x
2) Ce circuit est un dcodeur BCD 7 segments. (4 vers 7).

3) Laffichage de la valeur (1001) :

7
Exercice 2 :
1) Table de fonctionnement

E1 E0 S3 S2 S1 S0

0 0 0 0 0 1

0 1 0 0 1 0

1 0 0 1 0 0

1 1 1 0 0 0

2) La simulation

Exercice 3 :
1) Ce codeur est un codeur 10 vers 4.

8
2) Si le codeur reoit en entre le nombre 001011110 ; la sortie sera (0111)=(7)

9
 TP n3 : Etude des Bascules et Compteurs
Exercice 1 :

Exercice 2 :
1) Le circuit est asynchrone.
2) Les chronogrammes de chaque sortie de bascule

10
3) Le schma dun dcompteur modulo 8 laide des bascules D

4)

11