TP Electronique

Département de physique
IA / S1
A. U. 2023/2024
MI
TRAVAUX PRATIQUES
ELECTRONIQUE NUMERIQUE
A
FILIERE IA – S1
AL
EL
hid
ac
Réalisé par : Pr. Rachid EL ALAMI

.R
Année universitaire : 2023/2024

Pr
TP 1 : Fonctions logiques simples et circuits arithmétiques
La préparation du TP
MI
La préparation du TP est importante. Vous devez, avant de venir en TP,
avoir préparé votre travail, c'est à dire avoir rédigé la partie théorique du
TP. De plus, la préparation ne doit pas se faire en prenant exemple sur le
travail d'un autre binôme.
A
Votre comportement en TP, c'est à dire votre autonomie, la façon dont vous
résolvez les problèmes, votre efficacité est prise en compte dans la note.
AL
Le compte-rendu
Le compte-rendu doit comporter pour chaque exercice:
• Une partie théorique,
• Une partie pratique : un ou des schémas électroniques.
EL
• Une analyse des résultats obtenus.
• Enfin, la présentation en elle-même de tout travail est importante.
Le contrôle
Le contrôle a lieu à la fin des TPs. Il dure 1 h et sera individuel.
hid
LES ETUDIANTS SONT RESPONSABLES DE LA MAQUETTE

DIGITALE UTILISEE.
ac
NE METTEZ SOUS TENSION LA MAQUETTE QU’UNE FOIS

LE CIRCUIT EST BIEN CABLE ET VERIFIE PAR
.R
L’ENSEIGNANT.
Pr
2|Page
Table des matières
MI
1.1 Objectif de la manipulation................................................................................... 5
1.2 Portes logiques ........................................................................................................ 5
A
1.2.1 Porte Non (inverseur) : ..................................................................... 5
1.2.2 Porte OU (OR) ................................................................................... 6
1.2.3 Porte ET (AND) ................................................................................. 7
AL
1.2.4 Porte NON-ET (NAND)................................................................... 8
1.2.5 Porte NON-OU (NOR) ..................................................................... 9
1.2.6 Porte OU-EXCLUSIF (XOR) .......................................................... 10
1.2.7 Porte NON-OU-EXCLUSIF (XNOR) ............................................ 10
1.3 Manipulation......................................................................................................... 11
1.3.1 Portes logiques ................................................................................ 12
EL
1.3.2 Circuits arithmétiques : .................................................................. 13
2.1 Objectif de la manipulation................................................................................. 15

2.2 Manipulation......................................................................................................... 15
2.2.1 Comparateur 1 bit ........................................................................... 15
hid
2.2.2 Multiplexeur .................................................................................... 15

2.2.3 Codeur binaire ................................................................................. 16
2.2.4 Transcodeur 7 segments................................................................. 16
3.1 Objectif de la manipulation................................................................................. 18

3.2 Bascules .................................................................................................................. 18
ac
3.2.1 Bascule RS à NAND........................................................................ 18

3.2.2 Bascule RS à NOR ........................................................................... 19
3.2.3 Bascule RSH ..................................................................................... 19
3.2.4 Bascule D-Latch ............................................................................... 20
.R
3.2.5 Bascule JK ......................................................................................... 20

3.2.6 Bascule JKH...................................................................................... 21
3.2.7 Bascule JK active sur front ............................................................. 21
3.3 Manipulation......................................................................................................... 22
3.3.1 Vérification du fonctionnement des bascules ............................. 22
Pr
3.3.2 Réalisation d’une bascule RS à NAND ........................................ 22

3.3.3 Réalisation d’une bascule D .......................................................... 23
3.3.4 Compteur asynchrone .................................................................... 24
A MI
AL
EL
hid
ac
.R
Pr
4|Page
MI
FONCTIONS LOGIQUES SIMPLES ET
CIRCUITS ARITHMETIQUES
A
AL
DIGITALE UTILISEE.

L’ENSEIGNANT. EL
1.1 Objectif de la manipulation
L'objectif de cette manipulation est d’étudier les circuits logiques de base et la

vérification expérimentale des résultats de l’algèbre de BOOLE ainsi que la réalisation de
systèmes logiques combinatoires simples.
hid
Après avoir étudier les circuits élémentaires, nous allons examiner des
combinaisons plus complexes utilisant un nombre important de portes logiques :
réalisation d’un additionneur complet 1 bit.
L’étudiant devra être capable de:
 Identifier et vérifier la table de vérité d’une fonction logique quelconque;
ac
 Etablir, simplifier et vérifier des fonctions de logique combinatoire;

 Exploiter l’universalité des opérateurs NOR et NAND.
 Câbler les demi-additionneurs et des additionneurs complets ;
1.2 Portes logiques

.R
1.2.1 Porte Non (inverseur) :
La fonction NOT appelée couramment inverseur a une seule entrée et une seule
sortie. La sortie d'un inverseur prend l'état 1 si et seulement si son entrée est dans l'état
Pr
0. En pratique, l’inverseur est implanté dans le circuit intégré SN74LS14N qui comprend
six inverseurs.
5|Page
A MI
AL
Opération booléenne
Type 0Symbole américain Symbole européen Table de vérité
entre A et B
Entrée Sortie
A NON A
NON
EL 0
1
1
0
1.2.2 Porte OU (OR)
La fonction OR, encore appelée addition logique, a deux entrées. La sortie d'une
hid
fonction OR est dans l'état 1 si au moins une de ses entrées est dans l'état 1. La fonction
OR est implantée dans le circuit intégré CD4072BE en technologie CMOS qui comprend
2 portes logiques OR à quatre entrées.
N.B : pour que ces portes OR fonctionnent correctement, toutes les entrées doivent
être connectées.
ac
.R
Pr
6|Page
entre A et B
MI
Entrée Sortie
A B A OU B
0 0 0
OU 0 1 1
A
1 0 1
1 1 1
AL
1.2.3 Porte ET (AND)
La fonction AND, encore appelée multiplication logique, a deux entrées. La sortie

d'une fonction AND est dans l'état 1 si et seulement si toutes ses entrées sont dans l'état
1. La fonction AND est implantée dans le circuit intégré SN74HC21N en technologie
EL
CMOS qui comprend 2 portes logiques AND à quatre entrées.
N.B : pour que ces portes AND fonctionnent correctement, toutes les entrées
doivent être connectées.
hid
ac
entre A et B
Entrée Sortie
A B A ET B
.R
0 0 0
ET 0 1 0
1 0 0
1 1 1
Pr
7|Page
1.2.4 Porte NON-ET (NAND)
MI
Type Symbole américain Symbole européen Table de vérité
entre A et B
Entrée Sortie
A NAND
A B
A
B
NON- 0 0 1
ET
(NAND) 0 1 1
AL
1 0 1
1 1 0
La fonction NAND est implantée dans le circuit intégré SN74LS20N en technologie

CMOS qui comprend 2 portes logiques NAND à quatre entrées. N.B : pour que ces portes
NAND fonctionnent correctement, toutes les entrées doivent être connectées.
EL
hid
On peut démontrer que les portes logiques NAND sont universelles ; c'est-à-dire
qu’on peut réaliser à base desquelles des portes logiques AND, OR et NOT.
ac
.R
Pr
8|Page
1.2.5 Porte NON-OU (NOR)
MI
entre A et B
Entrée Sortie
A NOR
A B
A
B
NON-OU 0 0 1
(NOR) 0 1 0
AL
1 0 0
1 1 0
La fonction NOR est implantée dans le circuit intégré CD4002BE en technologie

CMOS qui comprend 2 portes logiques NOR à quatre entrées.
N.B : pour que ces portes NOR fonctionnent correctement, toutes les entrées doivent
EL
être connectées.
hid
On peut démontrer que les portes logiques NOR sont universelles ; c'est-à-dire
ac
qu’on peut réaliser à base desquelles des portes logiques AND, OR et NOT.
.R
Pr
9|Page
1.2.6 Porte OU-EXCLUSIF (XOR)
MI
La fonction logique XOR prend l'état logique 1 si une entrée et seulement une est
dans l'état 1.
entre A et B
A
Entrée Sortie
A XOR
A B
B
AL
OU exclusif 0 0 0
(XOR) 0 1 1
1 0 1
1 1 0
La fonction XOR est implantée dans le circuit intégré SN74HC86N qui comprend 4
EL
portes logiques XOR à deux entrées.
hid
1.2.7 Porte NON-OU-EXCLUSIF (XNOR)
La fonction logique XNOR prend l'état logique 1 si les 2 entrées sont identiques.
ac
Opération
Type 0Symbole américain Symbole européen booléenne Table de vérité
entre A et B
Entrée Sortie
.R
A
A B XNOR
B
NON-OU exclusif ou
OU-exclusif 0 0 1
complémenté
(XNOR) 0 1 0
1 0 0
Pr
1 1 1
10 | P a g e
La fonction XNOR est implantée dans le circuit intégré CD4077B qui comprend 4
MI
portes logiques XNOR à deux entrées.
A
AL
1.3 Manipulation
EL
On dispose d’une maquette digitale, qui comporte plusieurs circuits logiques
différents. Ces circuits sont à alimenter sous 5 V. la détection des niveaux logique se fait
par les indicateurs lumineux ou des LED (allumée = 1 ; éteinte = 0). Pour les entrées, la
maquette dispose de 10 interrupteurs à 3 positions ( haut = 0 ; milieu = déconnecté et bas
= 1). Aussi elle dispose de 2 afficheurs 7 segments, une à anode commune (1  segment
éteint et 0  segment allumé) et l’autre à cathode commune (0  segment éteint et 1 
hid
segment allumé). Chaque afficheur est aussi connecté à un transcodeur 7 segments ayant
comme entrées DCBA en binaire.
ac
.R
Pr
11 | P a g e
1.3.1 Portes logiques
MI
1) Faire fonctionner les portes logiques (NOT, AND, OR, NAND, NOR, XOR, XNOR)
et vérifiez leurs tables de vérité.
A
AL
EL
Pour les entrées, nous allons utiliser les interrupteurs de S1 à S10 :
Chaque interrupteur a 3 positions : 0 (vers le haut), 1 (vers le bas) et ouvert (milieu).

hid
ac
Pour visualiser l’état de chaque sortie, nous allons utiliser les LED, il existe 4 LEDs
rouge, 4 Vertes et 4 Oranges :
.R
Pr
12 | P a g e
2) Comment peut-on utiliser une porte logique AND à quatre entrées comme une porte
MI
AND à deux entrées? Donner deux solutions possibles avec réalisation.
3) Comment peut-on utiliser une porte logique OR à quatre entrées comme une porte
OR à deux entrées? Donner deux solutions possibles avec réalisation.
4) Réaliser la fonction logique XOR à base de portes logiques NAND et tester son
fonctionnement.
A
5) Réaliser la fonction logique XOR à base de portes logiques NOR et tester son
fonctionnement.
AL
1.3.2 Circuits arithmétiques :
Additionneur
L’une des fonctions importantes de l’UAL est l’addition, on se propose de
déterminer le circuit réalisant cette fonction arithmétique.
Réalisation d’un demi-additionneur
EL
Un demi additionneur fourni la somme S et la retenue R de deux bits A et B sans
tenir compte de la retenue de l’étage précédent.
hid
a) Dressez la table de vérité d’un demi-additionneur.

b) Monter que les expressions simplifiées de la retenue et la somme sont :
𝑆𝑆 = 𝐴𝐴 𝐵𝐵� + 𝐴𝐴̅𝐵𝐵 = 𝐴𝐴 ⊕ 𝐵𝐵
𝑅𝑅 = 𝐴𝐴 𝐵𝐵
c) Tracer le logigramme de demi additionneur.
ac
d) Réalisez le circuit logique associé et vérifier son fonctionnement.
Réalisation d’un additionneur complet à un bit

Un additionneur complet de deux bits Ai et Bi calcule la somme Si et le retenue Ri en
tenant compte de la retenue de l’étage précédent Ri-1 comme entrée supplémentaire.
.R
Pr
a) Dressez la table de vérité d’un additionneur complet.
13 | P a g e
b) Montrer que les expressions simplifiées de la retenue et la somme sont :
MI
𝑆𝑆 = 𝑅𝑅𝑛𝑛−1 ⊕ 𝐴𝐴 ⊕ 𝐵𝐵
𝑅𝑅𝑛𝑛 = 𝑅𝑅𝑛𝑛−1 (𝐴𝐴 ⊕ 𝐵𝐵) + 𝐴𝐴𝐴𝐴
c) Tracer le logigramme de l’additionneur complet.
d) Réalisez le circuit logique associé et vérifier son fonctionnement.
Additionneur intégré
A
La maquette dédiée aux TP dispose d’un circuit intégré SN74LS283N pour un
additionneur 4 bits.
AL
EL
hid
Tester le fonctionnement de cet additionneur, en branchant les entrées aux

ac
interrupteurs et les sorties avec les LEDs.

.R
Pr
14 | P a g e
TP 2 : Circuits combinatoires complexes
MI
CIRCUITS COMBINATOIRES COMPLEXES
A
DIGITALE UTILISEE.
AL
L’ENSEIGNANT.
2.1 Objectif de la manipulation

EL
L'objectif de cette manipulation est d’étudier les circuits combinatoires complexes
et leurs réalisations sur la maquette électronique.
Nous allons réaliser des codeur, multiplexeur, transcodeur 7 segments et
comparateur 1 bit.
hid
2.2 Manipulation
2.2.1 Comparateur 1 bit
a) Dressez la table de vérité d’un comparateur de deux bits ayant une entrée de
ac
validation V (active à 1).

.R
b) Montrer que les expressions de chacune de ses sorties sont :

𝑆𝑆 = 𝑉𝑉 𝑎𝑎 𝑏𝑏� ��
𝐼𝐼 = 𝑉𝑉 𝑎𝑎� 𝑏𝑏 𝐸𝐸 = 𝑉𝑉 �𝑎𝑎 𝑏𝑏 + 𝑎𝑎� �𝑏𝑏� = 𝑉𝑉�𝑎𝑎 ⊕ 𝑏𝑏�
c) Réalisez le circuit logique associé sur la maquette et vérifier son fonctionnement.
Pr
2.2.2 Multiplexeur
15 | P a g e
a) Donner la table de vérité d'un multiplexeur à 4 entrées.
MI
b) Montrer que l’expression de la sortie est :
𝑆𝑆 = 𝐷𝐷0 ��
𝐴𝐴1 �� 1 𝐴𝐴0 + 𝐷𝐷2 𝐴𝐴1 ��
𝐴𝐴0 + 𝐷𝐷1 𝐴𝐴 𝐴𝐴0 + 𝐷𝐷3 𝐴𝐴1 𝐴𝐴0
b) Réaliser le circuit associé avec des portes logiques et tester son fonctionnement.
2.2.3 Codeur binaire
A
a) Donner la table de vérité d'un codeur binaire 2 bits.
b) Montrer que les équations des sorties de codeur sont :
AL
𝑆𝑆0 = 𝐸𝐸3 + 𝐸𝐸1
𝑆𝑆1 = 𝐸𝐸3 + 𝐸𝐸2
b) Réaliser le circuit associé avec des portes logiques et tester son fonctionnement.
2.2.4 Transcodeur 7 segments
La maquette dispose d’un transcodeur 7 segments, pour un afficheur a anode

EL
commune (celui à gauche), implémenté dans le CI SN74LS47N. Pour que ce transcodeur
fonctionne correctement, on doit connecter l’entrée LT au niveau haut (5 V).
DCBA représente l’entrée en binaire avec D est le MSB.
hid
ac
.R
Pr
16 | P a g e
Faire fonctionner ce circuit et vérifier son fonctionnement en brachant les entrées
MI
avec les interrupteurs. Les sorties sont déjà branchées avec les entrées a,b,…, g de
l’afficheur 7 segments à anode commune (celui à gauche).
A
AL
EL
hid
ac
.R
Pr
17 | P a g e
TP 3 : Circuits séquentiels
MI
CIRCUITS SEQUENTIELS
A
DIGITALE UTILISEE.
AL
L’ENSEIGNANT.
3.1
EL
Objectif de la manipulation
Dans cette manipulation, nous allons traiter les circuits logiques séquentiels de base
: les types de bascules les plus courants, les compteurs / décompteurs asynchrones
complet et incomplet et les compteurs bidirectionnels.
Nous avons affaire ici à la logique séquentielle où la valeur actuelle de la sortie ne
hid
dépend pas seulement des états des entrées, comme nous l'avons étudié en logique
combinatoire, mais aussi des états précédents des sorties.
3.2 Bascules
3.2.1 Bascule RS à NAND

ac
La bascule RS est la plus simple de toutes les bascules. Elle est à la base des autres:
T, JK et D. On peut réaliser une bascule RS au moyen de portes NOR ou de portes NAND.
En utilisant que des portes NAND:
.R
Pr
18 | P a g e
3.2.2 Bascule RS à NOR
MI
Aussi, on peut utiliser les portes NOR pour réaliser la bascule RS :
A
AL
3.2.3 Bascule RSH
ième
Prenons la bascule RS à portes NAND et conditionnons les 2 entrées à une 3
appelée H : EL
 Si H = 0, cela est équivalent à avoir R = S = 0; on est donc dans l’état de mémorisation
et ceci quels que soient les états de R et S.
 Par contre, si H = 1, le fonctionnement revient à celui de la bascule RS ) portes NAND
étudiée précédemment.
L’entrée H est un signal de synchronisation; il permet de n’autoriser les
changements des sorties qu’à des instants bien précis.
Le schéma de câblage de la RSH :
hid
ac
La RSH à NAND est implémenté dans le circuit intégré CD4044BE en technologie

CMOS qui comprend 4 bascules RS.
.R
Pr
19 | P a g e
La RSH à NOR est implémenté dans le circuit intégré CD4043BE en technologie
MI
CMOS qui comprend 4 bascules RS.
A
AL
3.2.4 Bascule D-Latch
�
C’est une bascule RSH avec 𝑅𝑅 = 𝐷𝐷 𝑒𝑒𝑒𝑒 𝑆𝑆 = 𝐷𝐷
EL
hid
3.2.5 Bascule JK
La bascule JK est dérivée d’une bascule RS à porte NAND, avec J et K tels que:
𝑆𝑆 = 𝐽𝐽 ��
𝑄𝑄𝑛𝑛 𝑒𝑒𝑒𝑒 𝑅𝑅 = 𝐾𝐾 𝑄𝑄𝑛𝑛
ac
.R
Par rapport à la bascule RS, l’intérêt est que l’état interdit devient utilisable. En effet,
si J = K = 1, les 2 sorties ne sont pas égales toutes les 2 à 1. Pour les autres combinaisons
Pr
de J et K, on trouve le même comportement que la RS.
20 | P a g e
3.2.6 Bascule JKH
MI
De même, pour synchroniser les sorties, on introduit un signal d’horloge H comme
dans le cas de la RSH. On peut la simplifier de la manière suivante :
A
AL
 Si H = 0 les sorties restent inchangées,
 Si H = 1, on a le fonctionnement d’une bascule JK.
EL
3.2.7 Bascule JK active sur front
On trouve aussi des bascules JK qui sont synchronisée sur front (montant ou
descendant).
hid
Front montant Front descendant

La maquette digitale utilisée dispose de 6 bascules JK implémentées sur le CI
ac
SN74HC112N, chaque CI contient 2 bascules JK. Ces bascules sont actives sur front
descendant. La structure de ces bascules est la suivante :
.R
Pr
21 | P a g e
3.3 Manipulation
MI
3.3.1 Vérification du fonctionnement des bascules
Faire fonctionner les bascules (RS à NAND, RS à NOR, D et JK) et vérifiez leurs
tables de vérité.
A
AL
Pour les entrées, nous allons utiliser les interrupteurs de S1 à S10 :
EL
La maquette dispose d’une horloge de fréquence ajustable de 1 Hz à 100 KHz :
hid
ac
Pour visualiser l’état de chaque sortie, nous allons utiliser les LED.
3.3.2 Réalisation d’une bascule RS à NAND

.R
Une bascule RS peut être réalisée par un circuit intégré ou par l’association
d’opérateurs NON-OU (NOR) ou NON-ET (NAND).
RS asynchrone
Nous commencerons ce TP par la réalisation d’une bascule asynchrone, c’est à dire
une bascule dont les sorties réagissent directement sur les modifications des entrées,
Pr
après délais de commutation.
22 | P a g e
1. Réaliser le montage de cette bascule à l’aide d’opérateurs logiques NAND à deux
MI
entrées du CI SN74LS20N
A
AL
2. Tester l’ensemble des combinaisons possibles et déduire la table de vérité.
3. Prenant le cas où R=S=1 (état interdit), que se passe-t-il si maintenant R et S sont
ramenées à 0 en même temps.
Bascule RSH
1. Réaliser le montage de la bascule R-S-H (synchrone ) avec des portes logiques NAND
à deux entrées du CI SN74LS20N.
EL
hid
2. Tester l’ensemble des combinaisons possibles et déduire la table de vérité simplifiée.
3.3.3 Réalisation d’une bascule D
1. Réaliser le montage d’une bascule D synchrone à l’aide d’opérateurs logiques

NAND.
ac
.R
Pr
23 | P a g e
3.3.4 Compteur asynchrone
MI
1. Réaliser un compteur asynchrone modulo 8 en utilisant les circuits de la bascule JK
(SN74HC112N). les équations de J et K pour un compteur asynchrone en utilisant des
bascules JK active sur front descendant sont :
A
𝐉𝐉𝐢𝐢 = 𝐊𝐊 𝐢𝐢 = 𝟏𝟏 ∀𝒊𝒊
�𝐇𝐇𝟎𝟎 = 𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉𝒉 𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆𝒆
𝐇𝐇𝐢𝐢 = 𝐐𝐐𝐢𝐢−𝟏𝟏 𝒑𝒑𝒑𝒑𝒑𝒑𝒑𝒑 𝒊𝒊 > 𝟎𝟎
AL
EL
La sortie de ce compteur sera codée en binaire naturel. Utiliser les LED pour
visualiser l’état de caque sortie et en même temps utiliser l’afficheur 7 segment à
anode commune ( celui à gauche) qui est déjà connecté à un transcodeur 7 segment
(CI SN74LS47N).
hid
ac
.R
2. Tracer le chronogramme des sorties du compteur. Quelle est la période de la sortie

par rapport à la période du signal d’horloge ? Quelle est la deuxième application
Pr
possible de ce compteur ?
3. Montrer comment modifier ce compteur pour obtenir un compteur asynchrone
24 | P a g e
modulo 6 et réaliser le circuit associé.
MI
4. Réaliser un compteur asynchrone bidirectionnel modulo 8 avec affichage sur
l’afficheur 7 segments.
A
AL
EL
hid
ac
.R
Pr
25 | P a g e

TP Electronique

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

TP Electronique

Transféré par

Droits d'auteur :

Formats disponibles

Département de physique

Réalisé par : Pr. Rachid EL ALAMI

Année universitaire : 2023/2024

LES ETUDIANTS SONT RESPONSABLES DE LA MAQUETTE

NE METTEZ SOUS TENSION LA MAQUETTE QU’UNE FOIS

2.1 Objectif de la manipulation................................................................................. 15

2.2.2 Multiplexeur .................................................................................... 15

3.1 Objectif de la manipulation................................................................................. 18

3.2.1 Bascule RS à NAND........................................................................ 18

3.2.5 Bascule JK ......................................................................................... 20

3.3.2 Réalisation d’une bascule RS à NAND ........................................ 22

3.3.4 Compteur asynchrone .................................................................... 24

NE METTEZ SOUS TENSION LA MAQUETTE QU’UNE FOIS

L'objectif de cette manipulation est d’étudier les circuits logiques de base et la

 Etablir, simplifier et vérifier des fonctions de logique combinatoire;

1.2 Portes logiques

1.2.1 Porte Non (inverseur) :

1.2.2 Porte OU (OR)

La fonction AND, encore appelée multiplication logique, a deux entrées. La sortie

1.2.4 Porte NON-ET (NAND)

La fonction NAND est implantée dans le circuit intégré SN74LS20N en technologie

1.2.5 Porte NON-OU (NOR)

La fonction NOR est implantée dans le circuit intégré CD4002BE en technologie

1.2.6 Porte OU-EXCLUSIF (XOR)

1.2.7 Porte NON-OU-EXCLUSIF (XNOR)

1.3.1 Portes logiques

Chaque interrupteur a 3 positions : 0 (vers le haut), 1 (vers le bas) et ouvert (milieu).

a) Dressez la table de vérité d’un demi-additionneur.

d) Réalisez le circuit logique associé et vérifier son fonctionnement.

Réalisation d’un additionneur complet à un bit

a) Dressez la table de vérité d’un additionneur complet.

b) Montrer que les expressions simplifiées de la retenue et la somme sont :

Tester le fonctionnement de cet additionneur, en branchant les entrées aux

interrupteurs et les sorties avec les LEDs.

2.1 Objectif de la manipulation

2.2.1 Comparateur 1 bit

validation V (active à 1).

b) Montrer que les expressions de chacune de ses sorties sont :

a) Donner la table de vérité d'un multiplexeur à 4 entrées.

2.2.3 Codeur binaire

2.2.4 Transcodeur 7 segments

La maquette dispose d’un transcodeur 7 segments, pour un afficheur a anode

Faire fonctionner ce circuit et vérifier son fonctionnement en brachant les entrées

3.2.1 Bascule RS à NAND

3.2.2 Bascule RS à NOR

La RSH à NAND est implémenté dans le circuit intégré CD4044BE en technologie

La RSH à NOR est implémenté dans le circuit intégré CD4043BE en technologie

de J et K, on trouve le même comportement que la RS.

3.2.6 Bascule JKH

Front montant Front descendant

3.3.2 Réalisation d’une bascule RS à NAND

après délais de commutation.

1. Réaliser le montage de cette bascule à l’aide d’opérateurs logiques NAND à deux

2. Tester l’ensemble des combinaisons possibles et déduire la table de vérité simplifiée.

3.3.3 Réalisation d’une bascule D

1. Réaliser le montage d’une bascule D synchrone à l’aide d’opérateurs logiques

3.3.4 Compteur asynchrone

2. Tracer le chronogramme des sorties du compteur. Quelle est la période de la sortie

modulo 6 et réaliser le circuit associé.

Vous aimerez peut-être aussi