Université Hasan 1er

Ecole Nationale de Sciences Appliquées

Filière : ingénierie industrielle et logistique

Département : Gestion et Communication

1ère année cycle d’ingénieur (s5)

Compte rendu

Les circuits combinatoires usuels

Réalisé par Encadré par :

M. ESSAHRAOUY Zakaria Pr. Laila DAMRI

Mlle. KERMOUCH Nisrine

 Table des matières
Table des matières ............................................................................................................. 2

Liste des figures .................................................................................................................. 3

Liste des tableaux .............................................................................................................. 3

TP 1 : les circuits combinatoires usuels .................................................................................. 4

1. Introduction .......................................................................................................................... 5

2 .Objectif .................................................................................................................................. 5

3. Les circuits combinatoires usuels ........................................................................................ 5

3.1 L’encodeur ........................................................................................................................... 5

3.1.1 Réalisation pratique : encodeur de priorité .................................................................. 5

Travail demandé ....................................................................................................................... 6

3.2 Multiplexeur........................................................................................................................ 7

3.2.1 Réalisation pratique : multiplexeur 2→1 ...................................................................... 8

3.2.2 Réalisation pratique : multiplexeur 4→1 ...................................................................... 8

3.3 Démultiplexeur ................................................................................................................... 9

3.3.1 Réalisation du démultiplexeur .................................................................................... 10

3.4 Additionneur ..................................................................................................................... 12

3.5 Soustracteur ...................................................................................................................... 14

3.6 Comparateur n bits .......................................................................................................... 16

4. Conclusion ........................................................................................................................... 18

Page 2 sur 20
 Liste des figures

Figure 1: circuit combinatoire usuel........................................................................................... 5

Figure 2: schéma logique ........................................................................................................... 6
Figure 3: câblage de l’encodeur ................................................................................................. 7
Figure 4: multiplexeur ................................................................................................................ 7
Figure 5: schéma logique ........................................................................................................... 8
Figure 6: câblage du mux 2 → 1 ................................................................................................ 8
Figure 7: MUX 4 --> 2 ............................................................................................................... 9
Figure 8: câblage MUX 4 --> 2 .................................................................................................. 9
Figure 9: Démux 1 -->8 ............................................................................................................ 10
Figure 10: schéma de réalisation .............................................................................................. 11
Figure 11: démultiplexeur ........................................................................................................ 12
Figure 12:circuit logique .......................................................................................................... 13
Figure 13: câblage d'un demi additionneur .............................................................................. 13
Figure 14: additionneur complet .............................................................................................. 14
Figure 15: circuit logique ......................................................................................................... 15
Figure 16: câblage d'un demi soustracteur ............................................................................... 16
Figure 17: soustracteur complet ............................................................................................... 17
Figure 18: comparateur ............................................................................................................ 18
Figure 19: les équations logiques ............................................................................................. 19

Liste des tableaux

Tableau 1: table de vérité............................................................................................................ 6
Tableau 2: tableau de vérité ...................................................................................................... 10
Tableau 3: table de vérité.......................................................................................................... 12
Tableau 4: circuit logique ......................................................................................................... 12
Tableau 5: tableau de vérité ...................................................................................................... 13
Tableau 6: additionneur complet .............................................................................................. 13
Tableau 7: table de vérité.......................................................................................................... 14
Tableau 8: table de vérité.......................................................................................................... 17

Page 3 sur 20
TP 1 : les circuits combinatoires usuels

Page 4 sur 20
1. Introduction
Les circuits combinatoires constituent une partie fondamentale de l'électronique
numérique, jouant un rôle crucial dans la conception et le fonctionnement des systèmes
informatiques modernes. Ces circuits, dont le comportement est déterminé uniquement
par leurs entrées à un moment donné, produisent des sorties en fonction de combinaisons
logiques des signaux d'entrée. Ils se distinguent des circuits séquentiels par l'absence
d'éléments de mémoire interne, réagissant instantanément aux changements d'entrée.

2. Objectif
Ce travail pratique vise à explorer les circuits combinatoires usuels, mettant l'accent
sur leur importance, leur fonctionnement et leur application. Ces circuits utilisent des
portes logiques de base, telles que les portes ET, OU, NON, XOR, etc., et leur
combinaison pour réaliser des opérations logiques complexes. Ils sont largement utilisés
dans divers domaines, notamment dans les processeurs, les réseaux de communication,
les systèmes de contrôle, et bien d'autres applications de l'électronique numérique.

3. Les circuits combinatoires usuels

Un circuit combinatoire est un circuit numérique dont les réponses sur les sorties dépendent
uniquement des entrées : Si=F(Ei).

Figure 1: circuit combinatoire usuel

3.1 L’encodeur
L’encodeur est la fonction inverse du décodeur. On met sur les entrées un 1 parmi des 0
et on obtient sur les sorties l’adresse de l’entrée à 1.

3.1.1 Réalisation pratique : encodeur de priorité

Page 5 sur 20
Travail demandé
On veut réaliser un encodeur de priorité à 4 entrées A1, A2, A3 et A4 (de A1 plus
prioritaire jusqu’à A4 moins prioritaire).

1. Dresser la table de vérité :

A4 A3 A2 A1 S1 S2
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
Tableau 1: table de vérité
2. Les expressions logiques :

S1 = (\barA4*A3*\barA2*\barA1) + (A4*\barA3*\barA2*\barA1)

S2 = (\barA4*\barA3*A2*\barA1) + (A4*\barA3*\barA2*\barA1)

3. Le schéma logique à base des portes logiques

Figure 2: schéma logique

Page 6 sur 20
4. Câblage du schéma et la vérification du fonctionnement

Figure 3: câblage de l’encodeur

5. Interprétation du résultat
L'encodeur de priorité est un circuit combinatoire utilisé pour identifier la position du bit
le plus significatif (ou le plus à gauche) activé dans un ensemble de bits. Son principe de
fonctionnement est assez simple et repose sur la détection du premier bit à '1' dans une
série de bits d'entrée.

3.2 Multiplexeur
C'est un circuit à 2n entrées d'information, n entrées d'adresse et 1 sortie. On obtient en
sortie l'information de la ligne de rang i si on applique l'adresse binaire i sur les entrées
d'adresse. Par exemple, dans un multiplexeur 8→1, on obtient en sortie S l'entrée E5 si on
affiche à l'entrée d'adresse la valeur binaire A=1, B=0, C=1.

Figure 4: multiplexeur

Page 7 sur 20
3.2.1 Réalisation pratique : multiplexeur 2→1
Travail demandé

1. Réalisation d’un multiplexeur 2→1 a base des portes logiques de base

Figure 5: schéma logique

2. Câbler les schémas et vérifier le fonctionnement.

Figure 6: câblage du mux 2 → 1

3. Commenter les résultats

Un multiplexeur 2→1 est un composant logique utilisé en électronique numérique pour
acheminer l'une des deux entrées vers une sortie en fonction d'un signal de commande.

3.2.2 Réalisation pratique : multiplexeur 4→1

Travail demandé

1. Réaliser un multiplexeur 4→1.

Page 8 sur 20
 Figure 7: MUX 4 --> 2
2. Câbler les schémas et vérifier le fonctionnement.

Figure 8: câblage MUX 4 --> 2

3. Commenter les résultats
Un multiplexeur 4→1 est un composant logique qui permet de sélectionner l'une des
quatre entrées en fonction d'un signal de sélection

3.3 Démultiplexeur
Un démultiplexeur est un circuit ayant une entrée de donnée D, n entrées d'adresse et 2 n
sorties, où une seule sortie est active à la fois. L'entrée D est reliée à la sortie Si si on applique
l'adresse binaire i sur les entrées d’adresse.

Page 9 sur 20
 Figure 9: Démux 1 -->8

3.3.1 Réalisation du démultiplexeur

La table de vérité d'un démultiplexeur 1→4 est présenté dans le Tableau suivant dans
le cas où les sorties non actives sont à 0.

Tableau 2: tableau de vérité

Travail demandé

1. Les équations logiques :

S0 = \bar B * \bar A*D

S1 = \bar B* A * D

S2 = A * \bar B * D

S3 = A*B*D

2. Schema de réalisation:

Page 10 sur 20
 Figure 10: schéma de réalisation
3. Faire la table de vérité d'un démultiplexeur 1→4 dans le cas où les sorties non actives
sont à 1.

B A S3 S2 S1 S0

0 0 1 1 1 D

0 1 1 1 D 1

1 0 1 D 1 1

1 1 D 1 1 1

Tableau 3 : table de vérité

4. Câbler les schémas et vérifier le fonctionnement.

Page 11 sur 20
 Figure 11: démultiplexeur
5. Commenter les résultats.
Le démultiplexeur 1→4 dirige une entrée de données vers l'une des quatre sorties
possibles en fonction des signaux de sélection. Les sorties non actives restent à un
niveau logique haut pour indiquer qu'elles ne reçoivent pas la donnée en cours de
transmission.
Application à la transmission de données Travail demandé

Réaliser un montage permettant la transmission d’une information de 4 bits sur une

seule ligne, en utilisant un multiplexeur 4→1 (parallèle - série) et un démultiplexeur
1→4 (série - parallèle).

3.4 Additionneur
Réalisation de demi-additionneur 1 bit

Travail demandé

1. Ecrire la table de vérité de ce système ayant pour variables d'entrées ai et bi et comme

fonctions de sortie Σi et Ci.

Ai Bi Σi Ci
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Tableau 4 : table de vérité
2. Réaliser le circuit. On utilisera des AND, des OR et des NOT

Page 12 sur 20
Σi = (\bar Ai * Bi) + (Ai * \bar Bi)

Ci = Ai * Bi

Figure 12:circuit logique

3. Câbler les schémas et vérifier le fonctionnement.

Figure 13: câblage d'un demi additionneur

4. Commenter les résultats.
Un demi-additionneur un circuit logique utilisé en électronique numérique pour réaliser
l'addition de deux bits (binaires) en produisant une somme (bit de poids faible) et une
retenue (bit de poids fort). Il peut ajouter deux bits d'entrée et générer une sortie binaire.

Réalisation d’additionneur 1 bit

Travail demandé.
Page 13 sur 20
1. Ecrire la table de vérité d'un additionneur complet 1 bit.

Ai Bi Ci-1 Σi Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Tableau 5 : tableau de vérité
2. Déduire les expressions logiques de Σi et Ci.
Σi = (\bar Ai * \bar Bi * Ci-1) + (\bar Ai * Bi * \bar Ci-1) + (Ai* \bar Bi * \bar Ci-1) +
(Ai * Bi * Ci-1)

Ci = (\bar Ai * Bi * Ci-1) + (Ai * \bar Bi * Ci-1) + (Ai *Bi * \bar Ci-1) + (Ai * Bi * Ci-
1)
3. Construire un additionneur complet à partir de 2 demi-additionneurs.

Figure 14: additionneur complet

4. Câbler les schémas et vérifier le fonctionnement.

5. Commenter les résultats.

Un additionneur 1 bit est un composant logique qui réalise l'addition binaire de deux bits
d'entrée (A et B) et d'une éventuelle retenue d'entrée (Cin) pour produire une somme (S)
et une retenue de sortie.

3.5 Soustracteur
Le problème est analogue à celui rencontré dans le cas de l'additionneur. On se propose
de réaliser une soustraction (A-B) entre deux nombres positifs. On est amené tout

Page 14 sur 20
naturellement, comme cela avait été fait lors de l'étude de l'additionneur, à construire un
demi-soustracteur, puis un soustracteur complet.

Réalisation de demi-soustracteur 1 bit

Travail demandé

1. Ecrire la table de vérité du demi-soustracteur.

Ai Bi Di Ci
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
Tableau 6 : table de vérité
2. Déduire les fonctions logiques Di et Ci.

Di = (\bar Ai * Bi) + (Ai * \bar Bi)

Ci = \bar Ai * Bi

3. Réaliser le schéma logique à base des portes logiques.

Figure 15: circuit logique

4. Câbler les schémas et vérifier le fonctionnement (garder le montage câblé pour l’utiliser
dans la suite du TP).

Page 15 sur 20
 Figure 16: câblage d'un demi soustracteur
5. Commenter les résultats.

Soustracteur complet 1 bit

Travail demandé
1. Ecrire la table de vérité.
Ai Bi Ci-1 Di Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 1
0 1 1 0 0
1 0 0 1 1
1 0 1 0 0
1 1 0 0 1
1 1 1 1 1
Tableau 7 : table de vérité

2. Montrer la manière de réaliser un soustracteur complet en utilisant 2 demi-soustracteurs.

3. Réaliser un soustracteur à 2 entrées 2 bit à l'aide d'un demi-soustracteur et d'un

soustracteur complet.

4. Câbler les schémas et vérifier le fonctionnement.

Page 16 sur 20
 Figure 17: soustracteur complet

5. Commenter les résultats.

Un soustracteur complet, est un circuit logique utilisé dans les systèmes électroniques
pour soustraire des nombres binaires. Son principe de fonctionnement repose sur la
soustraction de trois bits d'entrée le nombre dont on soustrait, le nombre qui est soustrait
et le retenue entrante (retenue provenant de la soustraction précédente dans une série de
soustractions). Le soustracteur complet génère deux sorties : la différence binaire (la
soustraction) et la retenue sortante (retenue qui indique si un emprunt est nécessaire lors
de la soustraction suivante).

3.6 Comparateur n bits

Le comparateur est un circuit qui compare deux mots de n bits. On peut prendre comme
exemple d’application le cas d’un comparateur 3 bits : • Le code formé par les entrées
(e2, e1, e0) que l'on compare au mot de 3 bits (i2, i1, i0) • En sortie, un bit indique le
résultat de la comparaison : 1 s'il y a égalité entre les deux codes présents à l'entrée, 0 si
les combinaisons formées par ces deux mots de n bits sont différentes.

Page 17 sur 20
 Figure 18: comparateur
Réalisation de comparateur 2 bit

Travail demandé

1. Ecrire la table de vérité d'un comparateur 2 bit.

A2 A1 B2 B1 fs fe fi
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
Tableau 8 : table de vérité

Page 18 sur 20
2. Déduire l’expression logique de la sortie

Figure 19 : les équations logiques

3. Réaliser le schéma et vérifier le fonctionnement.

4. Commenter les résultats.

Un comparateur fonctionne en analysant et en comparant les caractéristiques, les prix ou
d'autres aspects de produits ou services similaires provenant de différentes sources. Il
recueille des données pertinentes sur ces produits ou services et les présente de manière
organisée pour permettre aux utilisateurs de prendre des décisions éclairées en fonction
de leurs besoins. Les utilisateurs peuvent ainsi voire rapidement les différences et
similitudes entre les options disponibles, facilitant ainsi leur choix final.

Page 19 sur 20
4. Conclusion
En fin de compte, ce travail pratique offrira une base solide pour comprendre et concevoir
des circuits combinatoires, mettant en lumière leur rôle essentiel dans la construction de
systèmes numériques modernes et leur contribution significative à l'avancement
technologique.

Page 20 sur 20