UNIVERSITE ABD EL MALEK ESSAADI

ÉCOLE NATIONALE DES SCIENCES APPLIQUÉES

Tétouan

TRAVAUX PRATIQUES
D’ÉLECTRONIQUE II
Semestre : S3

Filière : GM 2

Préparé par :

A. ZAKRITI

Année Universitaire : 2022-2023

 MANIPULATIONS

TP1 : FAMILLES TECHNOLOGIQUES

TP2 : FAMILLES TECHNOLOGIQUES (TTL/CMOS)

TP3 : ETUDE DES FILTRES ACTIFS DE DEUXIEME ORDRE

TP4 : ETUDE DES CONVERTISSEURS CAN&CNA

 CONSIDERATIONS GENERALES

I- CONSIGNES AUX ETUDIANTS

Généralement, un T.P. se compose de deux phases :

La phase de préparation : L’étudiant dispose d'un fascicule décrivant les manipulations à
effectuer. Le sujet de la manipulation devra être lu avant l’arrivée à la séance de TP afin de
mieux se préparer à la phase de manipulation

La phase de manipulation : Elle consiste en la réalisation des montages électroniques liées à

chaque manipulation sur la maquette d’essai.

La phase de simulation : L’élève doit simuler des montages électroniques sous le logiciel ISIS
PROTEUS, pour les manipulations 1, 3 et 4. Cette partie de simulation devra être faite en
dehors de la séance pratique.

Le travail est effectué en binôme ou trinôme et il ne faut pas que l’un soit spécialisé dans les
mesures et l’autre dans l’analyse. Chaque étudiant doit contribuer à la réalisation des montages
et la prise des mesures ainsi que la rédaction et l’analyse des résultats.

Le compte rendu sur lequel l’étudiant consignera ses résultats de manipulation et de

simulation, devra être envoyé sous format numérique, obligatoirement avant la séance
suivante et en concertation avec l’enseignant responsable.

II- EVALUATION

L'évaluation des TPs tiendra en considération des points suivants :

1. La phase préparée par chaque étudiant

2. La participation de chaque étudiant.
3. Le compte rendu de la phase manipulation.
4. Le travail de la phase de simulation

En cas d'absence non justifiée, un élève se voit attribuer la note 0. En cas d'absence justifiée,
Il est possible de trouver un arrangement avec l'enseignant responsable pour faire un rattrapage
de la séance ratée.

Pr. Alia ZAKRITI 3

 Etude des portes logiques en Familles DL/DTL/TTL/CMOS

Manipulation N°1 :
Etude des portes logiques en Familles
DL/DTL/TTL/CMOS

CONTENU :

- Réalisation pratique et étude des circuits logiques de la famille DL/DTL

- Réalisation pratique et étude de l’inverseur TTL à sortie TOTEMPOLE
- Réalisation par simulation de certaines fonctions logiques en technologie CMOS

Partie A: ETUDE DES CIRCUITS LOGIQUES DE LA FAMILLE DL/DTL

On propose de mesurer les potentiels à la sortie de différents circuits à diodes et à diodes-

transistors. A partir des résultats, on déduira la fonction de commutation en logique positive
(attribuer 1 et 0 pour H et L)

1) Déroulement
- Construire les circuits de mesure de (a) - (f) l’un après l’autre du point 3).
- Appliquez aux entrées l1 et l2 de chaque circuit, les quatre combinaisons de tension d’entrée
selon le tableau ci-dessous et reportez les tensions de sortie mesurées pour chaque circuit.

l1 l2 Q Niveau logique
0V 0V
0V 12 V
12 V 0V
12 V 12 V

Dans ces tableaux, on attribue 1 et 0 pour H et L (logique positive). Définissez dans chaque cas
la fonction logique réalisée par les circuits correspondants ((a) à (f)).

2) Composants et instruments nécessaires

T1 : transistor 2N2222
D2, D3 : diodes normales
R1 : résistance (R1 = 10 k)
R2 : résistance (R2 = 1 k)
R3 : résistance (R3 = 1 k)
R4 : résistance (R4 = 10 k)
P1 : multimètre
Source
Pr. de tension
Alia ZAKRITI continue 4
 Etude des portes logiques en Familles DL/DTL/TTL/CMOS

3) Circuits de mesure

Pr. Alia ZAKRITI 5

 Etude des portes logiques en Familles DL/DTL/TTL/CMOS

PARTIE B : ETUDE DE L’INVERSEUR TTL A SORTIE TOTEMPOLE

1- Réaliser le montage ci-dessous :

- Avec une source de tension continue, appliquez une tension de 0V à l’entrée de l’inverseur
et mesurez avec le multimètre le potentiel aux différents points marqués par un rectangle.
- Marquez les valeurs mesurées sur chaque rectangle de la figure ci-dessous. Analyser et
commenter

- Faites de même pour une entrée Ve de 5 V

2- Placer un GBF à l’entrée de l’inverseur réalisé et appliquer un signal carré de niveau 0- 5V

à la fréquence 1 KHz. Utiliser les deux voies de l’oscilloscope pour visualiser le signal
d’entrée et de sortie. Observer les signaux et commenter.

Pr. Alia ZAKRITI 6

 Etude des portes logiques en Familles DL/DTL/TTL/CMOS

Partie C : ETUDE DES CIRCUITS PAR SIMULATION

Isis Proteus est un logiciel de développement et de simulation des circuits électroniques via un
environnement graphique simple et interactif.
La simulation des circuits nécessite les éléments suivants sur ISIS :
▪ Un générateur de tension continue
▪ La masse
▪ Une sonde de tension en sortie
▪ Les résistances
▪ Les transistors
▪ Les diodes

Sous le logiciel ISIS, simuler le montage qui réalise la porte logique NAND à base de la famille
TTL à sortie TOTEMPOLE et vérifier son fonctionnement

INDICATION IMPORTANTE :

- La partie pratique doit être vérifiée et évaluée durant la séance

- La partie de simulation devra être faite en dehors de la séance pratique et évaluée
durant la séance suivante.

Pr. Alia ZAKRITI 7

 Etude des caractéristiques de l’inverseur TTL/CMOS

Manipulation N°2:
Etude des caractéristiques de l’inverseur
TTL/CMOS

CONTENU :

- Etude des caractéristiques des opérateurs logiques de la famille TTL

- Etude des caractéristiques des opérateurs logiques de la famille CMOS

I- ETUDE DE L’INVERSEUR TTL : HD74LS04

I-1 Etude préliminaire

De l’extrait du DATASHEET du C.I. HD74LS04 ci-dessous, tirer les informations suivantes :

o La tension d’alimentation
o Les niveaux de tensions : VIL,VIH, VOL, VOH
o Les niveaux de courants : IIL, IIH, IOL, IOH
o En déduire la sortance et les marges de sensibilité aux bruits.

Extrait du DATASHEET C.I. HD74LS04

I-2 Etude expérimentale

Pr. Alia ZAKRITI 8

 Etude des caractéristiques de l’inverseur TTL/CMOS

a) Sortie à l’état HAUT :

- Réaliser le montage de la figure ci-dessous

- Insérer des multimètres pour mesurer la tension et le courant de sortie et alimenter le circuit
intégré.
- En appliquant une tension d’entrée au niveau bas, on va placer la sortie de l’opérateur à l’état
haut. Faites varier la résistance R (potentiomètre de 100k ou 47k) pour avoir un courant IOH
de 0.4mA.

Mesurer la valeur de la sortie obtenue. Comparer avec les données du datasheet.

VCC = 5 V (Vcc est la tension d’alimentation du circuit intégré)
VIL = 0,8V

VIL

b) Sortie à l’état BAS :

De même, réaliser le montage de la figure ci-dessous en insérant les multimètres de mesure et

alimenter le circuit intégré. En appliquant une tension d’entrée au niveau haut, on va placer la
sortie de l’opérateur à l’état bas.
Faites varier la résistance R (potentiomètre de 100k ou 47k) pour avoir un courant IOL de (4
mA et 8 mA).
Mesurer la valeur de la sortie à l’état bas pour chaque cas. Comparer avec les données de la
datasheet.

VCC = 5 V (Vcc est la tension d’alimentation du circuit intégré et VDD= Vcc)

VIH = 2V

VIH

Pr. Alia ZAKRITI 9

 Etude des caractéristiques de l’inverseur TTL/CMOS

II - ETUDE DE L’INVERSEUR CMOS : Circuit intégré 74HC04

II-1 Etude préliminaire :

A partir de l’extrait du Datasheet correspondant au C.I. 74HC04 (tableau ci-dessous), tirer les
informations suivantes :
o La plage de la tension d’alimentation
o Les niveaux de tensions : VIL,VIH, VOL, VOH
o En déduire les marges de sensibilité aux bruits.

Pr. Alia ZAKRITI 10

 Etude des caractéristiques de l’inverseur TTL/CMOS

II- 2 Etude expérimentale :

a) Sortie à l’état HAUT :

Réaliser le montage de la figure ci-dessous et alimenter le circuit intégré. En appliquant une
tension d’entrée au niveau bas, on va placer la sortie de l’opérateur à l’état haut. Faites varier
la résistance R (potentiomètre de 100k ou 47K) pour avoir un courant de sortie comme indiqué
ci-dessous.
Mesurer la valeur de la tension de sortie à l’état haut pour chaque cas.
Comparer avec les données de la datasheet.

i- VCC = 5V ; VIL = 1 V ; Io = 4 mA
ii- VCC = 6 V ; VIL = 1 V ; Io = 5,2 mA

(Vcc est la tension d’alimentation du circuit intégré)

VIL

b) Sortie à l’état BAS :

Réaliser le montage de la figure ci-dessous et alimenter le circuit intégré. En appliquant une
tension d’entrée au niveau haut, on va placer la sortie de l’opérateur à l’état bas. Faites varier
la résistance R (potentiomètre de 100k ou 47K) pour avoir un courant de sortie comme indiqué
ci-dessous.
Mesurer la valeur de la tension de sortie à l’état bas pour chaque cas.
Comparer avec les données du datasheet.

i- VCC = 5V ; VIH = 3,5 V ; Io = 4mA (Vcc est la tension d’alimentation et ici VDD= Vcc)
ii- VCC = 6 V ; VIH = 4,5 V ; Io = 5,2mA

VIH

Pr. Alia ZAKRITI 11

 Etude des filtres actifs

Manipulation N°3:
Etudes des filtres actifs de deuxième ordre

CONTENU :

- Etude pratique de certains filtres actifs d’ordre 2 : Structure de Sallen-Key, afin

d’identifier leurs caractéristiques et les comparer avec les valeurs théoriques.

- Refaire l’étude de ces filtres actifs d’ordre 2 par simulation via le logiciel ISIS
PROTEUS, afin de comparer les résultats avec ceux théoriques et expérimentales

I- REALISATION D’UN FILTRE PASSE-BAS

I-1 Travail Préliminaire :
On considère le filtre actif passe bas (Structure de Sallen-Key) ci-dessous :

C3

C1

▪ Rappeler le brochage d’un Amplificateur opérationnel

▪ Rappeler la fonction de transfert H ainsi que l’expression du gain G.
▪ Montrer que le gain maximal est égal à K et déduire que la fréquence de coupure est donnée
par :
1
𝑓𝑐 =
2 𝜋 √𝑅1 𝑅2 𝐶1 𝐶3
▪ Trouver la valeur de K pour le cas du montage utilisé dans la partie expérimentale ci-dessous.

I-2 Procédure expérimentale :

La figure ci-après montre le montage du filtre passe bas ayant la structure Sallen-Key et qu’on
propose de réaliser pratiquement sur la maquette d’essai.

Pr. Alia ZAKRITI 12

 Etude des filtres actifs

Phase 1 :

▪ Réaliser le montage ci-dessus

▪ Utiliser un GBF pour appliquer une tension sinusoïdale à l’entrée (INPUT) dont la valeur
efficace est de 1V(rms). On pourra bien visualiser cette valeur sur le multimètre en mode
AC
▪ Connecter la sortie du montage (OUTPUT) aux bornes du multimètre
▪ En changeant la fréquence du signal d’entrée comme indiqué sur le tableau ci-dessous,
mesurer la valeur efficace de la tension de sortie par le multimètre en mode AC Vs (rms) et
compléter le tableau.

Fréquence 100Hz 200Hz 400Hz 600Hz 800Hz 1k 1.4 k 1.8 k 2k 4k

OUTPUT
Vs(rms)

▪ Interpréter et déduire expérimentalement la valeur du gain maximal et la fréquence de

coupure, sachant que :

▪ Comparer avec les valeurs théoriques.

Phase 2 :

1- Appliquer un signal d’entrée de 2 V crête à crête.

2- En utilisant les deux voies de l’oscilloscope, visualiser le signal d’entrée et celui de la
sortie. En variant la fréquence du signal d’entrée de 200 Hz à 6KHz, observer la sortie
et Commenter.

Pr. Alia ZAKRITI 13

 Etude des filtres actifs

II- REALISATION D’UN FILTRE PASSE-HAUT

II-1 Travail Préliminaire :

On considère le filtre actif passe Haut (Structure de Sallen-Key) ci-dessous :

R3

R1

▪ Rappeler la fonction de transfert H ainsi que l’expression du gain G.

▪ Montrer que le gain maximal est égal à K et déduire que la fréquence de coupure est donnée
1
par : 𝑓𝑐 =
2 𝜋 √𝑅1 𝑅3 𝐶1 𝐶2
▪ Trouver la valeur de K pour le cas du montage utilisé dans la partie expérimentale ci-
dessous.

II-2 Procédure expérimentale :

De même que précédemment, le montage qu’on va réaliser sur une maquette d’essai est illustré
sur la figure suivante :

Pr. Alia ZAKRITI 14

 Etude des filtres actifs
Phase 1 :

▪ Réaliser le montage ci-dessus

▪ Utiliser un GBF pour appliquer une tension sinusoïdale à l’entrée (INPUT) dont la valeur
efficace est de 1V(rms). On pourra visualiser cette valeur sur le multimètre en mode AC.
▪ Connecter la sortie du montage (OUTPUT) aux bornes du multimètre.
▪ En changeant la fréquence du signal d’entrée comme indiqué sur le tableau ci-dessous ,
mesurer la valeur efficace de la tension de sortie par le multimètre en mode AC Vs (rms) et
compléter le tableau suivant :

Fréquence 200Hz 400Hz 600Hz 800Hz 1k 1.2 k 1.6k 2k 4k 6k

OUTPUT
Vs(rms)

▪ Interpréter.
▪ Par le même raisonnement du cas du filtre passe bas, étudié précédemment, déduire
expérimentalement la valeur du gain maximal et calculer la fréquence de coupure.
▪ Comparer avec les valeurs théoriques.

Phase 2:

▪ Sur le même circuit, utiliser les résistances R1 = R3 = 10K au lieu de 4,7 k.

▪ Faites de même que la phase 3 sauf que le tableau à compléter est comme suit :
Fréquence 100Hz 300Hz 500Hz 700Hz 900k 1.1 k 1.3 k 1.5 k 2k
OUTPUT
Vs(rms)

▪ De nouveau, appliquer un signal d’entrée de 2 V crête à crête.

▪ En utilisant les deux voies de l’oscilloscope, visualiser le signal d’entrée et celui de la
sortie. En variant la fréquence du signal d’entrée de 200 Hz à 4KHz, observer la sortie et
Commenter.

III- REALISATION D’UN FILTRE PASSE-BANDE

On se propose dans cette partie de réaliser un filtre Passe-Bande avec la mise en cascade d’un
filtre passe bas et d’un filtre passe Haut.
Pour cela, on va utiliser la maquette d’expérimentation disponible au laboratoire (Module M8)
▪ La sortie du filtre Passe-bas (1m-1n) réalisé dans la partie A est connectée à l’entrée (2a –
2b) du filtre passe haut réalisé dans la phase 2 de la partie B.
▪ Utiliser comme précédemment un GBF pour appliquer une tension sinusoïdale dont la
valeur efficace est de 1V (rms) à l’entrée du filtre passe bas utilisé (1a -1 b).

Pr. Alia ZAKRITI 15

 Etude des filtres actifs
▪ En changeant la fréquence du signal, mesurer la valeur efficace de la tension de sortie
(2m-2n) du circuit résultant et compléter le tableau suivant :

Fréquence 100 200 300 400 500 700 800 900 1.1 1.3 1.7 3
Hz Hz Hz Hz Hz Hz Hz Hz kHz kHz kHz kHz
OUTPUT
Vs(rms)

▪ Commenter les résultats.

IV- ETUDE DES FILTRES D’ORDRE SUPERIEUR PAR SIMULATION

Dans cette partie, vous allez réaliser un filtre d’ordre 3 selon un cahier de charge exprimé par
un gabarit donné, sous le logiciel ISIS Proteus.
Pour cela, vous devez suivre impérativement les étapes de synthèse détaillées dans une vidéo
dont le lien est le suivant :
https://www.youtube.com/watch?v=MiRIm2iKXmg

Cette partie est faite en dehors de la séance pratique et elle doit être présentée et évaluée par
l’enseignant responsable lors de la séance suivante.

Pr. Alia ZAKRITI 16

 Etude des convertisseurs CAN/CNA

Manipulation N°4 :
Etude des Convertisseurs CAN&CNA

CONTENU :

- Etude pratique de certains convertisseurs numérique-analogique et analogique-

numérique : CNA à réseaux de résistances pondérées et CAN FLASH. L’étude porte
sur l’identification expérimentale des caractéristiques de ces convertisseurs.
- Refaire l’étude des convertisseurs étudiés pratiquement par simulation via le logiciel
ISIS PROTEUS et comparer les résultats obtenus.

PARTIE A : ETUDE PRATIQUE DES CONVERTISSEURS

I- ETUDE DU CNA A RESEAU DE RESISTANCES PONDEREES SUR 3 BITS

I-1 Travail Préliminaire :

- Rappeler le brochage d’un amplificateur opérationnel

- On considère le montage d’un CNA ci-dessous :

L’interrupteur Ki est associé au bit ai.

Si Ki est ouvert : ai = 0 (niveau logique bas).
Si Ki est fermé : ai = 1 (niveau logique haut).
N est le nombre binaire constitué par les bits ai :

1- Déterminer US en fonction de N
2- Déterminer le quantum
3- Déduire la tension de pleine échelle

Pr. Alia ZAKRITI 17

 Etude des convertisseurs CAN/CNA

I-2 Procédure expérimentale :

1- Réaliser le montage ci-dessus en plaçant deux résistances R en série pour obtenir 2R et
deux résistances en parallèle pour avoir R/2 (R = 3.3 k )
2- Appliquer une tension E = 2,50 V et ± 15 V pour alimenter l’amplificateur
opérationnel dont le brochage est rappelé ci-dessous.
3- Pour chaque valeur de N mesurer la tension de sortie.
4- En déduire la tension de pleine échelle et le quantum.
5- Comparer avec les valeurs théoriques

II- ETUDE DU CONVERTISSEUR CAN « FLASH » 2 BITS

II-1 Travail Préliminaire :
On considère le montage d’un CAN « Flash » ci-dessous :

La tension d’entrée UE(t) doit être comprise entre 0 V et VREF.

1- Calculer les tensions aux entrées inverseuses des AoP U2, U1, U0 (utiliser les valeurs
du montage ci-dessous )
2- Déterminer les expressions booléennes de a1 et a0
3- Analyser le fonctionnement du montage selon les plages de tension d’entrée suivante :
0 < UE < U0 ; U0 < UE < U1 ; U1 < UE < U2 ; U2 < UE < VREF
Concernant les comparateurs, on supposera que si  > 0, Si = 1 sinon Si = 0

Pr. Alia ZAKRITI 18

 Etude des convertisseurs CAN/CNA

4- Tracer la caractéristique de transfert N = (a1a0)2 en fonction de UE :

II-2 Procédure expérimentale :

Câbler le montage suivant avec VREF = 5,00 V, R = 3.3 k, R1 = 4.7 k et diodes Zener 5 V:

R1

1- Les AO sont alimentés en +15 V et – 15 V.

2- Le circuit logique 7400 comportant les 4 portes logiques NAND est alimenté par +5V.
3- La tension d’entrée UE est une tension continue réglable de 0 à 5 V.
4- En variant la tension d’entrée UE par pas de 0.25 V entre 0 et 5V, noter les états des
LED associées à a1 et a0.
5- Tracer la caractéristique de transfert N = (a1, a0)2 en fonction de UE
6- Comparer avec la théorie et conclure.
7- Question : Expliquer le rôle des diodes zener montées sur les sorties des amplificateurs

Pr. Alia ZAKRITI 19

 Etude des convertisseurs CAN/CNA

PARTIE B : ETUDE PAR SIMULATION

Cette partie devra être faite en dehors de la séance pratique et présenter le travail durant la
séance suivante.

I- Etude du Circuit Intégré DAC 0808 (CNA 8 Bits)

Les convertisseurs existent sous forme de circuits intégrés. Dans cette partie, on va étudier le
fonctionnement du DAC 0808.

I- Préparation
Télécharger le datasheet du circuit et extraire les informations suivantes :
1. Le nombre de broches du CI DAC 0808
2. Les broches réservées aux entrées du mot binaire à appliquer à l’entrée
Indiquer la broche du LSB et celle du MSB
3. La broche réservée à la sortie
4. La plage de tension d’alimentation du circuit
5. La plage de tension de sortie
6. Les valeurs maximales des courants d’alimentations
7. La valeur maximale de la puissance dissipée
8. Les niveaux de tension des entrées numériques (VIH et VIL)

L’application typique du DAC0808 est la réalisation de CNA 8 bits, comme il est montré
sur le schéma ci-après (extrait du datasheet).

Pr. Alia ZAKRITI 20

 Etude des convertisseurs CAN/CNA

La tension de sortie est donnée en générale par :

En déduire la tension pleine échelle et la résolution analogique si Vref = 5V

II. Etude par simulation

Sous ISIS Proteus, simuler le circuit ci-dessous :

Mesurer la tension de sortie pour les entrées suivantes et comparer avec les valeurs théoriques:
N = 0000000, 11111111, 01001111

Pr. Alia ZAKRITI 21