LES OPERATEURS LOGIQUES EN CIRCUITS INTEGRES :

CARACTERISTIQUES TECHNOLOGIQUES ET D’EMPLOI DES FAMILLES LOGIQUES

BUT ET OBJECTIFS :

• Être capable de lire une fiche technique de circuit logique et en retirer les informations de tensions, courants et
rapidité permettant l’utilisation de ces circuits et d'étudier leurs compatibilités.
• Être capable de comparer les différentes familles de circuits logiques.

PRE-REQUIS :

• Logique de base: Équation booléenne, Comptage etc.

• Codage binaire, hexadécimal, décimal.

I /FAMILLES LOGIQUES

Il existe deux classes de circuits intégrés inventées au début des années

60 :

 La classe d’opérateurs logiques TTL (Transistor-Transistor Logic) : Ces circuits

intégrés ont une référence commençant par 74XX. Ils sont constitués de transistors
bipolaires.

 La classe d’opérateurs logiques CMOS (Complementary Metal-Oxide-Semiconductor)

Leur référence commence par CD40XX ou 74HXX (attention, très ressemblant à la
référence des TTL). Ils sont constitués de transistors à effet de champs.

1.1 La famille TTL

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 1/11

La famille TTL correspond à plusieurs technologies de circuits intégrés : Les uns sont plus
rapides, les autres consomment moins etc. Dans tous les cas, elle consomme plus de puissance
mais est plus rapide que les CMOS. La liste suivante présente ces familles :

TTL « standard » 74XX

TTL L (Low power) 74LXX
TTL S (Schottky) 74SXX
TTL LS (Low Schottky) 74LSXX
TTL F (Fast) 74FXX
TTL AS et ALS 74ASXX et 74ALSXX

On appelle « famille logique », tous opérateurs logiques bâtis selon la même technologie.

1.2 La famille CMOS : série 40XX

Comme pour le TTL, il existe des sous-famille de circuit CMOS :

Série 4000
Série 74C
Série 74HC
Série 74HCT
Série 74AC
Série 74ACT

C Désigne Technologie CMOS

H désigne High speed (haute rapidité)
T désigne Compatible avec la technologie TTL
A désigne Technologie avancée.

Remarque :

Ces circuits intègres les qualités des deux familles précédentes.

-CMOS classiques (technologie identique à la série 4000) 74CXX -

CMOS rapides (high speed CMOS) 74HCXX et 74HCTXX

II /CODE DE DESIGNATION

La famille est inscrite directement dans la référence constructeur du composant. Par exemple
pour une fonction logique NON, la référence peut-être SN74LS00N :

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 2/11

Exemple de marquage :

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 3/11

III/CARACTERISTIQUES ELECTRIQUES IMPORTANTES EN TTL

2.1 LES TENSIONS

A - Différence de potentiel d'alimentation (Supply Voltage):

Les opérateurs logiques ET, OU NAND etc.. se présentent sous la forme de circuits intégrés,
c’est à dire que plusieurs opérateurs du même type se trouvent encapsulés dans un seul et
même boîtier.

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 4/11

Le boîtier contenant les opérateurs, dispose des broches d’entrée et de sortie de chaque opérateur ainsi
que de broches d’alimentation (VCC ou VDD pour le potentiel le plus élevé et GND ou VSS pour le
potentiel le plus bas).
Une alimentation du boîtier est indispensable au fonctionnement des opérateurs logiques. Le
boîtier contenant les opérateurs logiques doit être alimenté dans la plage des tensions
d’alimentation préconisée par le constructeur.

Les circuits intégrés sont alimentés sous une. En TTL, LA tension nominale est notée Vcc sa
valeur est de 5V associée à une tolérance. On distingue deux tolérances, une pour chaque série
:
• Série standard 74... (commerciale) : Vcc = 5 V ± 5% ;
• Série dite « militaire » 54... : Vcc = 5 V ± 10%

Ex : le boîtier 74LS00 contenant 4 opérateurs NAND (on parle aussi de 4 Portes NAND) doit disposer
entre ses bornes VCC et GND (borne 14 et borne 7) d’une d.d.p de 5 Volts ± 5%.

On peut résumer les principales caractéristiques d’alimentation des trois familles étudiées dans le
tableau ci-dessous :

TTL HC MOS CMOS

(74 ; 74 ; 74S ; 74AS ; 74ALS ; (74HC ; 74HCT) (Série 4000)
74F ; 74LS)
5 V±5% 5 V±10% 2V à 6V 3V à 15 V au
Tension choix de
d’alimentation 4,75V<Valim<5,25 4,5V<Valim<5,5V l’utilisateur
V
(meilleurs
performances
obtenues entre
9 v et 12V
REMARQUE : GABARITS DE TENSION

Les opérateurs logiques interprètent en entrée des états logiques 0 et 1, et fournissent en sortie des
états logiques 0 et 1. Mais à quelles tensions correspondent donc ces 0 et 1 en réalité ?

Un niveau logique correspond à une plage de tensions : le niveau logique 1 (entre Vcc et une limite
inférieure à Vcc) et le niveau 0 (de 0 V à une limite supérieure) illustrés par les schémas ci-dessus.

Lorsque l’on utilise un circuit logique le constructeur nous garantit certaines caractéristiques d’entrée
et de sortie qui permettent de s’assurer d’une part qu’une tension d’entrée sera à coup sûr interprétée
comme un niveau L ou H et d’autre part qu’un niveau de sortie L ou H sera représenté par une tension
de sortie comprise dans une plage bien déterminée. On trouve donc sur la documentation technique les
caractéristiques suivantes.

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 5/11

 B - Tension d'entrée (Input Voltage):

 VIH(min) correspond la tension minimale qu'il faut appliquer sur l’entrée d'un opérateur logique
pour que cette entrée soit interprétée comme un état haut logique (1 logique). On l’appelle :
Tension d’entrée niveau Haut.

Donc si la tension qu’on applique à l’entrée d’une porte logique est supérieure à V IH alors l’entrée la
considèrera comme étant à l’état H (E = 1).

 VIL(max) correspond à la tension maximale qu'il est possible d’appliquer sur l’entrée d'un
opérateur logique pour que cette entrée soit interprétée comme un état bas logique. (0
logique). Tension d’entrée niveau Bas.

Donc si la tension qu’on applique à l’entrée d’une porte logique est inférieure à VIL alors l’entrée sera
considérée comme étant à l’état L (E = 0)

C - Tension de sortie (Output Voltage):

 VOH (min) correspond à la valeur minimale de tension, garantie par le constructeur en sortie de
l’opérateur logique, lorsque cette sortie est à l’état haut (1 logique).
Ex : VOH (min) = 2,7V pour le 74LS00. On l’appelle : Tension de sortie niveau Haut.

Donc si l’état de sortie d’un circuit est H alors la tension de sortie (O comme Output) sera supérieure à
VOH (2,7V < VS < 5V => S = 1)

 VOL (max) correspond à la valeur maximale de tension, garantie par le constructeur en sortie de
l’opérateur logique, lorsque cette sortie est à l’état bas (0 logique).
Ex : VOL (max) = 0,5V pour le 74LS00. On l’appelle : Tension de sortie niveau Bas.

Donc si l’état de sortie d’un circuit est L alors la tension de sortie (O comme Output) sera inférieure à
VOL (0V < VS < 0,5V => S = 0)
Exercice

Les informations suivantes ont été tirées de la documentation technique d’un circuit logique
TTL Standard : VIH =2V ; VIL =0,8V, VOH =2,4V ; VOL =0,4V.

Interpréter ces informations et faites une représentation graphique.

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 6/11

 D-COMPATIBILITE D’ASSOCIATION TTT – CMOS

Le problème peut se poser dans le cas où on veut mélanger plusieurs technologies dans un même
montage. La question est de savoir si la porte N°1 peut commander la porte N°2.
Avant d’associer des circuits numériques de technologies différentes, il faut s’assurer de leur
compatibilité en tension. C’est à dire, s’assurer que le niveau logique délivré par une sortie sera bien
compris par l’entrée à laquelle elle est connectée.

Il faut donc deux conditions essentielles différentes :

 Pour l’ETAT HAUT : VOH ≥ VIH

(la tension de sortie minimale garantissant le niveau haut du circuit de commande doit être
supérieure à la tension d’entrée minimale garantissant le niveau haut en entrée du circuit
commandé..
 Pour l’ETAT BAS: VOL ≤VIL
(la tension de sortie maximale garantissant le niveau bas du circuit de commande doit être
inférieure à la tension d’entrée maximale garantissant le niveau bas en entrée du circuit
commandé.

E - REMARQUE : Marge de bruit

Bruits : signaux indésirables (peuvent perturber le fonctionnement normal des opérateurs). .

L’immunité aux bruits d’un circuit logique définit l’aptitude d’un circuit à tolérer des tensions
parasites sur ses entrées.

Pour qu’un niveau donné de sortie soit interprété en entrée d’un autre circuit par la même valeur, il
faut que VOL<VIL et VOH>VIH.
Ceci conduit à la définition d’une « marge de bruit statique ou marge de sensibilité aux bruits», ΔV :

ΔV = min [(VOH – VIH) [(VIL – VOL)

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 7/11

 Par exemple sur la doc du circuit 74LS00 (NAND) : VIH=2V, VIL=0,8V, VOH=2,7V et
VOL=0,5V ce qui donne ΔV=3,0V. Ceci garantit la propagation d’une information entre circuits
de mêmes caractéristiques dans la mesure où le bruit associé au signal électrique reste inférieur à
0,3 V.

2.2 LES COURANTS – LA SORTANCE (fan out) ET L’ENTRANCE (fan in)

Lorsque l’on branche plusieurs circuits en sortie d’un circuit unique il est important de savoir si ce
dernier va supporter la chose.

Pour cela on trouve les caractéristiques suivantes :

A - Courants d'entrée (Input Current):

 IIL (max) correspond à la valeur maximale du courant pouvant être fourni par l'entrée d’un
opérateur logique lorsque cette entrée est à l’état bas (0 logique).

Ex : IIL (max) = -400mA pour le 74LS00.

 IIH (max) correspond à la valeur maximale du courant pouvant être absorbé par l'entrée d’un
opérateur logique lorsque cette entrée est à l’état haut (1 logique).

Ex : IIH (max) = 20mA pour le 74LS00.

Lorsque les courants d’entrées sont très faibles, on trouve alors dans la documentation constructeur le

paramètre Iin ou Iq qui est égal à |I IL| et IIH.

B - Courants de sortie (Output current):

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 8/11

  IOL (max) correspond à la valeur maximale du courant absorbé par la sortie d’un opérateur
logique, lorsque cette sortie est à l’état bas (0 logique ).

Ex : IOL (max) = 8mA pour le 74LS00.

 IOH (max) correspond au courant maximal de sortie que peut débiter le circuit à l’état H (1
logique).
Ex : IOH (max) = -400mA pour le 74LS00.

Sortance (fan OUT) :

Lors des associations de circuits, la somme des courants d’entrée (I I) ne doit pas être supérieure au
courant de sortie (IO) du circuit qui les commande.

La sortance S détermine le nombre maximal de circuits (de portes) que l’on peut brancher en sortie
d’un même circuit.

C’est le min[SH=IOH/IIH et SL=IOL/IIL.]

Ex : pour le circuit 74LS00 on a : IIH=20μA, IIL=0,4mA, IOH=0,4mA et IOL=8mA ce qui donne un

sortance S=20.

REMARQUE :

(Par rapport ce qui vient d’être dit plus haut, les courants seront notés positifs lorsqu'ils rentrent
dans le circuit, et négatifs dans le cas contraire.)

C-COMPATIBILITE EN COURANT

Avant d’associer des circuits numériques de technologies différentes, il faut s’assurer de leur
compatibilité en courant.

C’est à dire, s’assurer que la sortie peut délivrer ou absorber l’intensité demandée par l’entrée qui lui
est connectée.

Il faut deux conditions essentielles différentes : Techno Techno

1 2

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 9/11

 IOL ≥| IIL|
 |IOH| ≥ IIH
.
IV/CARACTERISTIQUES ELECTRIQUES IMPORTANTES EN CMOS

4.1 LES TENSIONS

V/ COMPOSANTS PARTICULIERS
5-1 Le s composant à sortie collecteur ouvert

Symbole du collecteur : ◊

Un composant ‘’collecteur ouvert’’ est un composant dont la sortie est constitué d’un seul
transistor fonctionnant en commutation. Son collecteur n’est connecté qu’à la sortie.

Schéma de la sortie

On peut symboliser le transistor en commutation par un interrupteur ouvert ou fermé :

 Si le transistor est ouvert (transistor bloqué), la tension de sortie n’est pas définie → fil en
l’air. L’état logique haut devra être assuré (fixé) extérieurement par une résistance

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 10/11

 de tirage au + VCC. De ce fait, il faut toujours connecter à la sortie du CI une résistance de
tirage (pull up) entre cette sortie et l’alimentation du circuit suivant (voir figure 1).

 Si l’interrupteur est fermé (transistor saturé), la tension de sortie est égale à V OL (tension
proche de 0V) → ‘’0’’ logique. l’état logique bas est assuré

Le circuit intégré est alimenté en 5 V.

La sortie S sera ou à 0 (VOL ) ou à 1 via
la résistance de tirage Rp. Cette
résistance doit être correctement
déterminée (une résistance de 10 kΩ à
100 kΩ est souvent utilisée).

L.T.J.F.O 1F2 TECHNOLOGIE DES CIRCUIT INTEGRE Page 11/11