Université Hassan 1er

Faculté des Sciences et Techniques

Settat
1

Electronique Numérique
Cycle Ingénieur TSE1
Les Familles Logiques TTL et CMOS

Pr. Abdelmajid FARCHI

 Famille des circuits Logiques

Les circuits intégrés (logique) sont classés suivant leur caractéristiques et performances électriques et leur technologies de fabrication

 La technologie de fabrication
 Les niveaux logiques en entrée et en sortie
 Les courants en entrée et en sortie
 La tension d’alimentation,
 La consommation
 La vitesse de fonctionnement
• Technologie Bipolaire
• Technologie CMOS
• BiCMOS
Nomenclature Commerciale

La nomenclature commerciale doit permettre (facilement) de déterminer la

famille logique du circuit. Les constructeurs de circuit logiques ont
finalement commencé à utiliser une nomenclature unifiée
1 2 3 7 8

SN 74 LS 76 N

1 – Circuit normal ou ayant une spécification particulière.

SN=normal
2 – Série (température), 74=civile[0,70°], 54=militaire[-55,125°]
3 – Famille (Ici : Low power Schottky)
4,5,6 – On peut s’en passer pour le moment
7 – La référence du circuit : 76 = 2 bascules JK
8 – Boîtier : N = dual in line plastique
Suffixe pour différents boîtiers (package)
Exemples de boîtiers

SOP QFP
SSOP TQFP DIP
QSOP LQFP PDIP
MSOP MQFP CDIP
TSOP PQFP
Famille TTL : Transistor Transistor Logique

 Utilise des transistors bipolaires.

 S’alimente par 5V
 constituée de plusieurs variantes :

 74 : TTL Standard, Obsolète , (10ns, 10 mW)

 74 H : High Speed, Obsolète , (6ns, 22 mW)
 74 L : Low Power, Obsolète , (33ns, 1 mW)
 74 S : Schottky, remplacée par AS , (3ns, 19 mW)
 74 LS : Low Power Schottky, fortement utilisée pendant longtemps,
elle est maintenant en perte de vitesse (9.5ns, 2 mW)
 74 AS : Advanced Schottky , (1.5ns, 8 mW)
 74 ALS : Advanced Low Powe Schottky , (4ns, 1 mW)
 74 F : Fast , rare (3.7ns, 5.5 mW)
 Porte TTL élémentaire 7400
7

 Le transistor Q1 ne fonctionne pas en

transistor mais seulement comme trois
diodes reliée par leurs anodes
 Vi1=Vi2=0  VB1 = 0.7V
 Q2 et Q4 bloqués
 Q3 conduit et la sortie est de l’ordre
de 3.8 à 4 Volts
 Vi1 = Vi2 = 5V, si les jonctions B1-Ei
conduisent  VB1=5.7V c’est trop
pour les 3 jonctions en série
 Les jonctions B1-C1, B2-E2 et
B4-E4 conduisent  VB1= 2.1V 
les jonction d’entrée bloquées
 Q2,Q4 saturé, VB3=0.9V  Q3
bloqué  la sortie est de l’ordre
de 0.2V
 Caractéristique de transfert
8

Si on fait varier la tensions d’entrée entre 0 et

5V. On obtient la caractéristique de la porte.
Vo
4
D’après cette courbe on peut essayer de
déterminer les niveaux logiques :
3

 Tension de Transition: 1.3V

2
 Niveau bas en entrée : [0V-1.2V]
1  Niveau Haut en entrée : [1.3V-5V]
0.4
 Niveau bas en sortie : 0.2V
1 2 3 4 Vi
 Niveau haut en sortie : [2.8V – 4V]
 Dans la pratique
9

Si on trace cette caractéristique

• Pour plusieurs circuits 7400,
• Pour le même Circuit mais à différentes températures
• Pour le même Circuit mais à différentes charges
On obtient une dispersion des courbes

Il faut donc prendre une

MARGE de sécurité
Niveau logique TTL en entrée
C’est nous qui appliquons les tension d’entrée,
C’est à nous d’éviter la zone de transition qui peut introduire des erreurs
Vo
4

3
VILmax = 0.8 V

2 VIHmin = 2 V
1

0.4

1 3 4 5 Vi
Bas 2
Haut
VILmax VIHmin
 Les niveaux de sortie

La tension de SORTIE est générée par le circuit

Elle dépend aussi de la charge branchée à la sortie :

Si on injecte trop de courant à une

sortie au niveau bas, alors la
L VOH Vcc tension de sortie monte

Faible Faible
charge charge
Si on demande trop de courant à IOH VOL
H
une sortie au niveau haut, alors la
tension de sortie baisse IOL
Quelques courbes

VOH VOL
Niveau logique TTL en Sortie

Vo
VOLmax = 0.4 V

VOHmin = 2.4 V
4
Haut
3
VOHmin
2.4
2

Zone interdite
1

VOLmax 0.4
Bas
1 3 4 5 Vi
2
Niveaux logique de la famille TTL 5V (récap)

5 5

haut
haut

2.4
2

0.8
Bas 0.4
0 Bas
0
 Immunité au bruit
15

Les signaux issus de la porte A doivent être

interprétés correctement par la porte B

Immunité au bruit : VN = 0.4 V

Autre façon de Voir l’immunité au bruit

2.4
2
VIHmin

0.8
0.4 VILmax
t
 Les courants d’entrée
17
 Les courants de SORTIE
18
 Les courants de sortie
19
Courants de Sortie de la famille TTL

Les constructeurs garantissent que dans le cas le plus

défavorable :

 Niveau Bas : la tension de sortie VOL reste inférieure à

VOLmax = 0.4 V tant que le courant de sortie IOL (injécté
dans la porte) reste inférieur à 16 mA

 Niveau Haut : la tension de sortie VOH reste supérieure

à VOHmin = 2.4 V tant que le courant de sortie IOH
(fourni par la porte) reste inférieur à 0.4 mA
 Les courants de la famille TTL
21
 Sortance
22

La SORTANCE représente le nombre max de

portes que l’on peut brancher à la sortie d’une autre
porte sans (trop) dégrader les niveaux logiques
Puissance Dissipée

La porte ne consomme pas le même courant quand

sa sortie est au niveau haut et au niveau bas
5V

ICCHtyp = 1mA ICCLtyp = 3mA

Icc

1mA  3mA
Pd typ   5V  10 mW
2
La consommation augmente légèrement avec la fréquence. On peut
considérer la valeur de 10 mW valable jusqu’à une fréquence de 1 MHz
 Comportement dynamique
24

TPHLtyp = 8ns TPLHtyp = 12ns

1 1
Fmax    50 MHz
TPLH  TPHL 20ns
 Porte collecteur Ouvert
25

Si la majorité des circuit TTL ont des sortie totem-pole

Certains circuits ont des sorties Collecteur Ouvert
La partie haute du totem-pôle a été supprimée

 Si Q4 est conducteur, la sortie est au

niveau bas
 Si Q4 est bloqué, la sortie est
déconnectée. Le niveau haut, peut être
obtenu par une résistante externe
 Avantage des portes collecteur ouvert
26

 La tension Vc peut aller jusqu’à 30v et le courant absorbé par la

porte peut aller jusqu’à 40 mA. Cela permet par exemple
d’interfacer un circuit TTL avec un circuit ayant des niveaux logiques
différents.
 On peur connecter deux sorties pour faire un ET câblé : Pour que la
sortie soit H, il faut que les deux sorties soit H
 Porte à Sortie 3 états (Tristate)
27

3 niveaux logiques :
 Niveau Bas (L)
 Niveau Haut (H)
 Niveau Haute Impédance (HZ)

 ComHZ = 1 : fonctionnement normal : sortie 2 états

 ComHZ = 0 : 2 transistors bloqués, sortie déconnectée
= haute impédance
 TTL : Sorties 3 états (2)
28
Utilisation des circuits tristate

HZ Circuit 1
Seul le circuit qui est
sélectionné pour écrire
Circuit 1
dans le bus doit être en
HZ
basse impédance, tous les
autres doivent être
HZ
déconnectés c.a.d en haute
Circuit 1
impédance

BUS
 Tristate, Circuit de lecture écriture
30
Porte avec entrée Trigger de Schmitt

La caractéristique de transfert
comporte un hystérésis. Le seuil de
basculement H-L n’est pas le même
que le seuil de basculement L-H
Vo
4

2  Mise en forme des signaux,

1  retardateur d'impulsions,
Vi  élargisseur d'impulsions,
0.4 0.8 1.2 1.6 2  oscillateurs
 Oscillateur à Trigger de Schmitt
32

Analyser le montage, dessiner l’allure des tensions aux points (1) et (2).
Calculer la période du signal obtenu
On commence le raisonnement avec le condensateur vide.
Pour la tension de sortie on prend VOL=0V, VOH=4V
Les seuils de transition sont: VTL=0.8V, VTH=1.7V
 Mise en forme des signaux
33
 Trigger de Schmitt, Mise en forme des signaux
34
Trigger de Schmitt, Mise en forme des signaux
TTL Schottky et Low Power Schottky
Vcc=5V Vcc=5V

R2 R6 R1 R2 R3
  20K 8K 
R1
2.8K Q3 74LS00 Q3

74S00 Q4 Q4

Q1 D1
Q2
R5 Vi1 R7 4k
3.5k Vo Q1
Vi1 Vi2
R4 Vo
D2 Q5
Vi2 Q6
12k
R3 R4 R5 R6
  D4 1.5k 3k
D1 D2 D3
Q5 Q2

Ces technologies utilise des diodes et des transistors Schottky qui on la

particularité de ne pas se saturer et de commuter plus rapidement. En
baissant la valeur des résistance sur la 74S, on accélère la commutation mais
on augmente la consommation
Tableau comparatif

74 74S 74LS 74AS 74ALS

VILmax 0.8 0.8 0.8 0.8 0.8
VIHmin 2 2 2 2 2
VOLmax 0.4 0.5 0.5 0.5 0.5
VOHmin 2.4 2.7 2.7 2.7 2.5
Tp (ns) 10 3 9.5 1.5 4
Pd (mW) 10 19 2 8.5 1
IILmax (mA) 1.6 2 0.4 0.5 0.2
IIHmax (µA) 40 50 20 20 20
IOLmax (mA) 16 20 8 8 8
IOHmax (mA) 0.4 1 0.4 2 0.4
Fmax (Mhz) 35 125 40 200 70

37
Famille CMOS (MOS Complémentaire)
 Fabriquée avec des MOS à enrichissement canal N et canal P
 Consommation quasi nulle en basse fréquence
 A l’origine très lente (série 4000), aujourd’hui, on sait fabriquer des circuit CMOS rapide
 Souplesse d’alimentation 3V  Us=Vdd-Vss  18V
 Meilleure immunité au bruit

ID ID
D D

G B G B
V GB
S
V GB S
VTH =1V VTH = -1V

VG`B < VTH OFF , R =1010  V GB > VTH OFF , R =1010 

VGB >> VTH ON , R = qq 100enes 

V GB << VTH ON , R = qq 100enes 
Structure de la porte élémentaire

VDD Vo

Vdd
Q1
P
Vi Vo

Q2
n
Vss Vi
VSS
Vss VT Vdd

V DD  V SS
VT 
 Vss = 0 pour simplifier 2
 Vi=0, VGS1=-Vdd, VGS2=0,
Q1:ON, Q2:OFF, Vo=Vdd

 Vi=Vdd, VGS1=0, VGS2=Vdd,

Q1:OFF, Q2:ON, Vo=0
Portes logiques
VDD VDD

Q1
Vi1
Vi1
Q1 Q2
Vo Q2
Vi2
Vi2
Q3 Vo

Q3 Q4
Q4

VSS VSS

Donner la fonction
logique des deux
circuits
 Niveaux logiques
41

 Io  1µA : Voh  Vdd

 Io > 1 µA : voir courbes

 ∆Vi = 30% US
 Courants de la famille CMOS
42
VDD
 Le courant d’entrée est nul car on attaque sur des grilles isolées
 Le courant de sortie circule à travers la résistance RDSON du MOS conducteur. Q1
 La chute de tension dans cette résistance fait que VO dépend fortement de IO
Vi Vo

Q2

VSS
Niveaux logique de la famille CMOS-B

Vo
Vdd
Vdd

30% haut

30% Bas

Vss Io
Vss
 Immunité au bruit
44
Sortance

 La sortance n’est pas limitée par les courants puisque le

courant d’entrée des portes CMOS est nul.
 Mais chaque porte branchée ajoute sa capacité (7.5 pF) qui
augmente la capacité de charge ce qui détériore le temps
de propagation
 Dans la pratique, on évite de dépasser une sortance de 50
Comportement dynamique

 Le temps de propagation dépend du circuit RC constitué de RDS et de la

capacité de charge
 A chaque basculement, il faut charger ou décharger C à travers la
résistance RDS. ( = RDS C)
 Il faut Diminuer C et augmenter VDD (pour diminuer RDS)
t p(ns)
200
T=25°C

1
5V
RDS 
100
10V
K ( VGS  Vth )

15V
C L(pF)
100 200
 Consommation
47

 En statique la porte ne consomme rien un des deux transistors est

bloqué
 Quand Vi = VT (basculement), les deux transistors conduisent
simultanément et un courant circule entre Vdd et la masse
 En haute fréquence, on a beaucoup de basculement, donc la
consommation augmente
Quelques Variantes de la famille CMOS

Serie 4000 : CMOS standard (l'ancêtre)

74C : série 4000 avec brochage TTL
74AC : advanced CMOS
74ACT : advanced CMOS compatible TTL
74HC : High-Speed CMOS Logic
74HCT : High-Speed CMOS Logic compatible TTL
74AHC : Advanced High-Speed CMOS Logic
74AHCT : Advances High-Speed CMOS Logic compatible TTL
74BCT : BiCMOS technology
74ABT : Advanced BiCMOS
74LV : Low Voltage HCMOS Technology
74LVC : Low Voltage CMOS
74ALVC : Advanced Low Voltage CMOS
74LVT : Low Voltage Technology
74ALVT : Advanced Low Voltage Technology
74ALB : Advanced Low voltage BiCMOS
74CBTLV : Low Voltage Bus Switches (Crossbar technology)
Pin out de la famille 74C

Les circuit la famille 74C sont les mêmes que les

circuit de la série 4000 sauf qu’il ont le même
brochage que la famille TTL
Vcc Vcc

14 13 12 11 10 9 8 14 13 12 11 10 9 8

1 2 3 4 5 6 7 1 2 3 4 5 6 7

GND GND

7400 CD 4011
74C00
74xx00

49
Les famille High Speed Cmos et Advanved CMOS
HC, HCT, AHC, AHCT, AC, ACT

 Même structure que la famille CMOS

 Transistors à grille silicium
 Technologie de fabrication plus avancée 3, 2 et 1 µm
 Capacité de grille plus faible  rapidité
 Faible consommation comme la CMOS
 Plus rapide, similaire TTL
 Courant de sortie plus important  driving capability
 Alimentation max ramenée à 6V
Famille BiCMOS : BCT, ABT …

Vcc Vcc
D1 D1
chute de
tension R1
Q1
R2

Q2
p
Vi Q3
M1

inverseur
n contre
réaction
Vo
d'entrée

 Avantages de CMOS : Faible consommation, courant d’entrée nul

 Avantage de Bipolaire : Courant de sortie important (Driving capability)
 Interface TTL-CMOS-TTL
52

 CMOS  TLL
 Aucune interface n’est nécessaire

 TTL  CMOS
 VOH garanti par TTL = 2.4V insuffisant
pour CMOS
 La résistance de pull up garanti
 Niveau haut > 4.6V
 Niveau bas < 0.4V