LES FAMILLES

LES FAMILLES LOGIQUES

LOGIQUES

PLAN DU COUR:
•LA LOGIQUE A DIODE;
•LA LOGIQUE RTL;
•LA FAMILLE DTL;
•LA FAMILLE TTL;
•LA FAMILLE CMOS.
•COMPATIBILTE ENTRE FAMILLE LOGIQUE:
CAS PARTICULIER COMPATIBILITE CMOS-TTL

1
 LA LOGIQUE A DIODES

Comment réaliser les fonctions logiques de base en utilisant

?des diodes

Ve1=VCC ET Ve2=0

Ve1=0 ET Ve2=0

Ve1=Ve2=VCC

Table de vérité

2
 LA FAMILLE RTL
Le but est d’utiliser des résistances combinées avec un transistor pour
réaliser des fonction logiques. L’avantage de cette famille est l’introduction
de la logique inverse nécessaire pour former une base complète.

3
 LA FAMILLE RTL
Pour obtenir n’importe quelle fonction à partir des résistances et des
transistors on utilise la porte NOR

L’inconvénient de la famille RTL est le nombre élevé de résistances est un

handicap majeur dans la perspective d’une réalisation d’un circuit
intégré.
4
 LA FAMILLE DTL
DTL :
1. logique à diodes (adaptée au circuits intégrés) +
2. transistors (restaurer les niveaux logiques)

5 La fonction réalisée est un NAND

 LA FAMILLE DTL
Le principe de fonctionnement de la famille DTL est simple car il associe la
famille DL (porte AND avec diodes) et la famille RTL (inverseur à transistor).
Mais est il possible de connecter directement la sortie du bloc à diodes à
l’entrée du transistor?

6
 LA LOGIQUE TTL
De la DTL à la TTL La logique TTL dérive de la DTL.
Un transistor Multiémetteur peut
facilement jouer le rôle de
plusieurs diodes (et non pas le
contraire).
Chaque jonction BE représente une
diode de la couche AND, la
jonction BC représente la première
diode (D3 sur le schéma), intercalée
entre la couche AND et
l’inverseur.
La dernière diode (D4 sur le
schéma) peut être substituée par la
jonction BE d’un
transistor.
Il suffit enfin de connecter le
collecteur du transistor à Vcc pour
NAND en TTL éviter de qu’il joue le rôle d’une
antenne.
7
 LA LOGIQUE TTL
 Le passage de l’utilisation des diodes à l’utilisation des transistors permet de :
1. Gagner en espace;
2. Gagner en vitesse;
3. Gagner en sortance: en effet suite à la nécessité de prévoir des résistances en logique
DTL, il faut limiter le nombre des entrées à connecter à une sortie DTL pour ne pas
dégrader les niveaux de tension.
 La famille TTL a été lancé en 1964 par la société Texas Instruments. Cette
technologie ne se trouve qu’en version de circuits intégrés.
 La TTL utilise des circuits intégrés logiques dont la dénomination est SN74xx:
1. SN : préfixe donné à la société Texas Instruments ;
2. 74 : circuit industriel travaillant entre 0° et 75°C ;

3. xx : deux chiffres dépendant de la fonctionnalité du circuit

SN54xx : TTL dédiée à une application militaire travaillant entre -55 °C et +125°C

8
 LA LOGIQUE TTL

CARACTERISTIQUES DE LA TTL:
1. Tension d’alimentation: 5 volts avec un intervalle de tolérance de 0.25volt ([4.75- 5.25
volts] );
2. La consommation des composants TTL n’est pas affectée par la fréquence, cette
consommation est de l’ordre de 1.4 mW/porte pour la série ALS et de l’ordre de 6
mW/porte pour la série F.
3. Niveaux logiques: Les élément TTL acceptent une tension VIL(max) de 0.8V et une
tension VIH(Min) de 2V. Les tensions VOL(max) et VOH(min) sont respectivement
0.4V et 2.4V.
4. Retard de propagation: Pour la plupart des TTL de séries standard, le retard de
propagation type est de 11ns ; celui des portes série F est de 3.3ns

9
 LA LOGIQUE TTL
Autres Séries TTL:

TTL faible consommation 74Lxx :

Même circuit de base mais utilisant des résistances de puissance pour
diminuer l’effet Joule (la consommation est diminuée au détriment du retard
de propagation) ; Pcc=1mW ; Tp=33ns.

•TTL Rapide 74Hxx (ou 74Fxx) :

Les résistances sont toutes plus petites et T4 est remplacé par un montage dit
DARLINGTON
Pcc=23mW ; Tp=6ns.

•TTL Schottky 74Sxx

•TTL Schottky à faible consommation 74LSxx

10
 LA LOGIQUE TTL
CARACTERISTIQUES DES SERIES LA TTL

LS-TTL S-TTL H-TTL L-TTL standard

5 5 5 5 5 VCC
2.7 2.7 2.4 2.4 2.4 VOH(min)
2 2 2 2 2 VIH(min)
0.5 0.5 0.4 0.3 0.4 VOL(max)
0.8 0.8 0.8 0.8 0.8 VIL(max)
9.5ns 3ns 6ns 33ns 9ns Retard Tp
2mW 23mW 23mW 1mW 10mW consommation

30MHz 80MHz 40MHz 3MHz 25MHz Fréquence maximale

11
 LA LOGIQUE TTL
TTL à Collecteur Ouvert.
Le nom collecteur ouvert vient du fait que la sortie de la porte
est prise au niveau du collecteur du transistor Q3 sur lequel rien
n’est connecté. Pour obtenir les bons niveaux logiques il faut
qu’une résistance externe de polarisation soit reliée à la source
VCC à partir du collecteur Q3.
Quand Q3 est bloqué, la sortie est haussé jusqu’à +VCC par
le biais de la résistance externe. Quand Q3 conduit, la sortie
est presque au niveau de la masse à cause de la chute de
tension de la résistance.

Porte TTL à trois états :

Les sorties à trois états sont disponibles en logiques TTL. Rappelons les trois états :
HAUT, BAS et haute impédance.
Quand un tel circuit fonctionne en mode logique normal, tel que déterminé par l’état de
l’entrée de validation, son fonctionnement est identique à celui d’une porte régulière.
Quand l’entrée de validation impose le fonctionnement en haute impédance, la sortie est
véritablement déconnectée du reste du système par les circuits internes.

12
 LA LOGIQUE TTL
Les avantages de cette famille :

Les entrées laissées en 'l'air' ont un état logique à 1 par défaut.

Une bonne immunité au bruit.
Un temps de propagation faible.

Les inconvénients de cette famille :

L'alimentation doit être précise à 5V +/- 5 % sinon on risque de détruire

le circuit.
Du fait qu'elle est réalisée avec des transistors bipolaires elle consomme
pas mal de courant comparer à la famille CMOS. (Car les transistors
bipolaires sont commandés en courant).

13
 LA LOGIQUE CMOS
CMOS: ''Complementary Metal Oxide Semi-conductor''.

Le premier dispositif MOS est apparu en 1960. Son développement a été

rendu possible par les progrès réalisés par la technologie TTL.

Cette famille est réalisée avec des transistors à effet de champs.

La logique MOS complémentaire associe

une paire de CMOS complémentaires
dans son élément de base. Une paire
complémentaire regroupe deux
transistors MOSFET, un à canal N et
l’autre à canal P.
Le circuit fondamental est l’inverseur

14
 LA LOGIQUE CMOS
Série CMOS
Plusieurs séries des portes logiques de types CMOS sont disponibles pour chaque
catégorie de tension d’alimentation. Ces séries de la famille des CMOS diffèrent au
niveau de leurs caractéristiques de performance et sont désignées par le préfixe 74 ou
54, suivi par une ou plusieurs lettres indiquant la série, suivi d’un nombre représentant
.le type d’élément logique

: Les séries CMOS de base pour la catégorie 5V regroupent les composants

; 74HC et 74HCT : CMOS Rapides (T indique une compatibilité avec les TTL)
; AC et 74ACT : CMOS Avancés 74
.74AHC et 74AHCT : CMOS Rapides Avancés

Les séries CMOS de base pour la catégorie 3,3V regroupent les composants :
; 74LVC : CMOS à faible tension
.74ALVC : CMOS Avancés à faible tension

15
 LA LOGIQUE CMOS
CARACTERISTIQUES DE LA CMOS:

Tension d’alimentation: deux catégories 5volts ou 3.3 volts. Les CMOS à 5 volts peuvent
opérer entre 2 et 6 volts alors que les CMOS de 3.3 volts peuvent opérer entre 2 et 3.6
volts.Il y’a des CMOS qui peuvent être alimentés par des tensions allant jusqu’à 18
volts.

Température de fonctionnement: [-40°C,+85°C] série commerciale;-

[55°C, +125°C] série militaire
courbes
Temps de propagation: ce temps dépend de la tension d’alimentation,
de la capacité de la charge et de la température
Consommation: faible par rapport à la famille TTL, et dépend de la fréquence de travail,
au repos elle est de l’ordre de qq µW, elle est de l’ordre de mW en fréquence max.
Niveaux logiques: Les composants CMOS de 5V acceptent une tension VIL(max) de 1,5V
et une tension VIH(min) de 3,5V. La tension VOL(max) des composants CMOS de 5V
est 0,33V tandis que la tension VOH(min) pour les mêmes composants est 4,4V.
La sortance des circuits CMOS est très élevée car l’impédance des circuits CMOS est très
élevée. Mais elle dépend de la fréquence en raison des effets produits par les
condensateurs.
16
 LA LOGIQUE CMOS
Avantages de la CMOS

•L'alimentation peut aller de 3V à 18V.

•Le courant d'entrée est nul, car elle est réalisée avec des transistors à effet
de champs. (Les transistors à effet de champs sont commandés en tension)
•Une excellente immunité au bruit.

Inconvénient de la CMOS

La vitesse de commutation est plus faible que pour la technologie TTL. Ce

point peut ne pas représenter un inconvénient car la vitesse de commutation
des nouvelles série CMOS a été largement améliorée.

17
 COMPATIBILITE
Conditions d’association:
•VOH(min)>VIH(min)
•VOL(max)< VIL(max)

Compatibilité CMOS vers TTL: il y’a compatibilité en règle génerale.

Compatibilité TTL vers CMOS: pas de compatibilité sauf si le CMOS utilisé est
de type T (compatible avec TTL).

18
 ICI TERMINE LE COURS
D’AUJOURD’HUI

19
 PREMIER CAS

RETOUR

20
 DEUXIEME CAS

RETOUR
21
 TROISIEME CAS

RETOUR
22
 TABLE DE VERITE

S= E1 AND E2

Avec les diodes, on peut réaliser les fonctions logiques AND et OR mais pas
la négation ce qui représente un inconvénient pour la logique à diodes

RETOUR
23
 INVERSEUR CMOS

Retour
24
 Courbes CMOS

Variation du temps de réponse d’une CMOS

25