Académique Documents
Professionnel Documents
Culture Documents
Chapitre 4
Les circuits logiques TTL
Famille de circuits intégrés:
Technologie TTL
Caractéristiques et fonctionnements d’un schottky
Une diode Schottky utilise une jonction métal-semi conducteur (au lieu
d'une jonction P-N comme les diodes conventionnelles). Alors que les
diodes standard en silicium ont une tension de seuil d'environ 0,6 volt,
les diodes Schottky ont une tension de seuil (pour un courant de
polarisation directe 1 mA) dans la gamme de 0,15 V à 0,45 V, ce qui les
rend utiles en limitation de tension et en prévention de saturation
des transistors.
L'effet Schottky confère à cette diode la faculté de commuter à des vitesses très
élevées.
Code désignation circuit TTL
Les famille Technologie TTL
Transistor bipolaire
Transistor Schottky
• VIH : Valeur minimale pour avoir une entrée HIGH
• VIL : Valeur maximale pour avoir une entrée LOW
• VOH : Valeur minimale d’une sortie HIGH
• VOL : Valeur maximale d’une sortie LOW
• I OH : Courant de sortie maximal à l’état haut.
• I OL : Courant de sortie maximal à l’état bas.
• I IH : Courant d’entrée maximal à l’état haut.
• I IL : Courant d’entrée maximal à l’état bas.
• VCC ou VDD : Tension d’alimentation positive.
• VSS : Masse ou 0 V.
• ICC ou IDD : Courant d’alimentation ( débité par Vcc ).
• tPHL : Temps de propagation du niveau haut vers le niveau bas.
• tPLH : Temps de propagation du niveau bas vers le niveau haut.
Porte logique
• Structure interne
Exemple : 7403 (porte NAND a 2 entrée a sortie collecteur ouvert)
Une sortie de type collecteur ouvert nécessite une charge
externe :la résistance de « pull-up » :
Avantages :
La tension Vc peut aller jusqu’a 30v et le courant absorbe par la porte
peut aller jusqu’a 40 mA. Cela permet par exemple de commander un
Relais directement
On peur connecter deux sorties pour faire un ET câblé : Pour que la
sortie soit H, il faut que les deux sorties soit H
4)Portes à Sortie en configuration « 3 états »
• Symbole
• Entrée de validation (OE)
• 3 niveaux logiques :
• Niveau Bas (L)
• Niveau Haut (H)
• Niveau Haute Impédance (HZ)
• Si OE = 0, la sortie est en haute impédance (état « Z »).
• Si OE = 1, la porte logique se comporte normalement
Schéma interne d'une porte logique a configuration
haute impédance
Application
• L’état haute impédance permet l’interconnexion des
sorties.
• Utilisation typique : bus de données.
Précautions à prendre
• Entrées inutilisées : JAMAIS laissées en l’air,
forçage à un niveau qui n’influence pas le
résultat. (en TTL le 1 consomme le moins)
• Sorties inutilisées : doivent être forcées par
leurs entrées.